制备氮化硅叠层的方法

xiaoxiao2020-06-29  12

专利名称:制备氮化硅叠层的方法
技术领域
本发明的实施例一般地涉及用于沉积基于硅的材料的方法。更具体地,本发明涉及用于制备氮化硅叠层的化学气相沉积技术。
背景技术
用于制作集成电路上的器件的制造技术在不断发展,以促进形成在集成电路上的器件的不断缩小和其在衬底上的更加密集的布置。例如,为了防止漏电流,传统上,通过硅的局部氧化(LOCOS)场氧化物工艺将形成在衬底上的每一个晶体管与相邻的晶体管隔离。现在可以利用浅沟槽隔离(STI)工艺执行相同的功能,以将每一个晶体管与其相邻的晶体管隔离。浅沟槽隔离占用衬底上的较少空间,同时完成了与LOCOS相同的功能,这反过来增大了芯片上的晶体管密度。
但是,STI工艺导致了其自身的制造挑战。例如,作为用于形成STI结构的制造工艺的一部分,氮化硅膜一般利用二氯甲硅烷和氨气前驱体通过热炉工艺形成在衬底上。使用标准热炉工艺的通常用于STI制造工艺的厚膜(一般约1500埃)的制造导致在炉壁上沉积大量的材料。高速率的炉壁沉积要求更高频率的预防性维护,以避免过量的粒子的产生,从而降低了生产率并且增大了由于粒子污染造成缺陷的风险。
而且,热炉膜被沉积在衬底的两侧一背面侧的氮化硅膜在图案化衬底的前面侧以制造STI结构之后被剥离。此工艺在残留在衬底上的氮化硅膜中导致高的应力水平,这可能导致在STI结构中或者附近形成位错。衬底或者STI结构中的位错可能由于沿着这些位错的电子跳跃而导致紧邻STI结构布置的晶体管的漏电流的增大。一种使用单晶片室和使用硅烷-氨气化学剂形成氮化硅膜的可选方法虽然满足了应力和粒子的要求,但是不满足膜均一性的要求。
因此,在本领域中存在对于用于制造适用于制造浅沟槽隔离结构的氮化硅叠层的改进方法的需要。

发明内容
本发明提供了用于在半导体衬底上制备氮化硅叠层的方法的实施例。在一个实施例中,用于在半导体衬底上制备氮化硅叠层的方法包括使用第一组工艺条件在所述衬底上沉积包括氮化硅的底部层,所述第一组工艺条件选择性地控制所述底部层的应力;以及使用第二组工艺条件沉积包括氮化硅的上部层,所述第二组工艺条件选择性地控制所述上部层的耐氧化性和折射率中的至少一个。
在另一个实施例中,在衬底中形成浅沟槽隔离结构的方法包括在所述衬底上沉积衬垫氧化物层;沉积具有底部层和上部层的氮化硅叠层,其中,底部层的应力由第一组沉积条件选择性地控制,上部层的耐氧化性和折射率的至少一个由第二组沉积条件选择性地控制;在衬底上沉积并图案化光致抗蚀剂层;穿过所述衬垫氧化物层和氮化硅叠层在所述衬底中刻蚀沟槽;氧化所述沟槽以形成内衬;用氧化硅填充所述具有内衬的沟槽;以及去除多余的氧化硅。


通过结合附图来考虑下面的详细描述,本发明的教导将变得清楚,在如图中图1描绘了示出使用本发明的氮化硅叠层的一个实施例的制作浅沟槽隔离结构的方法的一个实施例的流程图;图2A-2G共同描绘了使用图1的方法所制作的浅沟槽隔离结构的一系列的示意性剖视图;图3描绘了可以用于实施图1的方法中的部分步骤的一类示例性CVD反应器的示意图。
如果可以的话,在本文中所使用的相同的标号指代附图中共用的相同元件。附图中的图像为了说明的目的而被简化,没有按比例绘制。
附示了本发明的示例性实施例,因此,不因被认为是对本发明的范围的限制,本发明可以允许其它等效实施例。
具体实施例方式
本发明一般地涉及用于制备氮化硅叠层的方法。该氮化硅叠层可以例如用作用于形成集成半导体电路和器件中的浅沟槽隔离(STI)结构的衬垫氮化物层。如本文所述形成的STI结构适用于例如场效应晶体管(FET)、动态随机访问存储器(DROM)、快闪存储器等的制造。
图1描绘了示出使用根据本发明的一个实施例的氮化硅叠层制作衬底中的STI结构的方法100的流程图。方法100包括各种在制造STI结构的过程中对衬底执行的处理步骤。本领域公知的子步骤和辅助工艺(例如,工艺控制子步骤、光刻工序等)因为清楚的原因而被省略。
图2A-2G共同描绘了使用图1的方法的一个实施例利用氮化硅叠层的一个实施例在衬底中形成的浅沟槽隔离(STI)结构的一系列示意性剖视图。在图2A-2G所描绘的实施例中,STI结构形成在衬底202的设置在随后形成在衬底202上的相邻器件(没有示出)之间的区域中,所述器件例如是晶体管。
图2A-2G中的剖视图涉及例如与FET的制造相关的执行在衬底中制作STI结构的各个处理步骤。因此,例如与半导体衬底上的集成电路的制造相关的、可以在衬底上执行的在先和后续的处理步骤没有被示出。此外,图2A-2G中的图像没有按比例绘制,并且为了说明的目的而被简化。为了最好地理解本发明,读者应该同时参考图1和图2A-2G。
方法100开始于步骤102,并且进行到步骤104,在步骤104衬垫氧化物层204被形成在衬底202上,如图2A所示。衬底202的实施例包括但不限于半导体晶片,诸如结晶硅(例如,Si<100>或者Si<111>)、氧化硅,应变硅、绝缘体上硅(SOI)、硅锗、掺杂或者未掺杂多晶硅晶片等。任选地,在形成STI结构之前,可以通过选择性执行诸如抛光、退火、烘烤、刻蚀、还原、氧化、卤化、羟化等之类的处理来预处理衬底202。在一个实施例中,衬底202是结晶硅晶片。
衬垫氧化物层204可以由例如氧化硅(SiO2)、氧氮化硅(SiON)等形成到约100-500埃的厚度。可以想到其它的材料和厚度可以用于形成与本文所公开的STI结构结合使用的衬垫氧化物层204。
衬垫氧化物层204可以在合适的反应器中形成,例如低压化学气相沉积(LPCVD)反应器,以及本领域技术人员已知的其它合适的处理反应器,诸如化学气相沉积(CVD)反应器、原子层沉积(ALD)反应器、批沉积反应器等。适于执行本发明方法的LPCVD反应器在下面参考图3进行了简短地讨论。适于执行方法100的一种LPCVD反应器是可从加利福尼亚Santa Clara的应用材料公司得到的SiNgenPlus LPCVD反应器。
包括SiO2的衬垫氧化物层204可以使用在美国专利申请Ser.No.6,713,127(2004年3月30日授权给Subramony等,以后称为’127专利)中公开的化学剂和工艺来形成,上述美国专利的全文通过引用被包含于此。例如,包括SiO2的衬垫氧化物层204可以使用硅源气体(诸如甲硅烷、二硅烷、甲基甲硅烷、卤代硅烷等)和氧化源气体(诸如氧气、一氧化二氮、臭氧、四乙氧基硅烷(TEOS)等)来形成。相应地,包括SiON的衬垫氧化物层204可以使用与上面所公开的用于形成氧化硅层的相同的化学剂连同氮化源气体(诸如氨气、肼等)来沉积。
使用LPCVD反应器,包括SiO2的衬垫氧化物层204可以通过如下工艺形成以约1-100sccm提供甲硅烷(SiH4)(可选地使用约1000-15000sccm的氮气载气),并以约500-10000sccm提供一氧化二氮(N2O)(即,SiH4∶N2O流率比的范围为1∶5~1∶10000),同时保持约650-800℃的衬底温度和约10-350 Torr的室压强。沉积工艺的持续时间为约10-600秒。一种具体的工艺提供20sccm SiH4、4000sccm N2O(即,N2O∶SiH4流率比为200∶1),以及提供约10000sccm氮气,同时保持约800℃的衬底温度和约200 Torr的压强。用于沉积掺杂衬垫氧化物层204的工艺条件的其它实例在前面所并入的’127专利中有描述。
或者,包括SiON衬垫氧化物层204可以通过如下工艺形成以约1-100sccm提供甲硅烷(SiH4)(可选地使用约1000-15000sccm的氮气载气),并以约500-10000sccm提供一氧化二氮(N2O)(即,SiH4∶N2O流率比的范围为1∶5~1∶10000),以及以约40-10000sccm提供诸如氨气(NH3)或肼(N2H4)之类的氮化源气体(即,SiH4∶氮化气体的流率比范围为1∶2~1∶10000),同时保持约650-800℃的衬底底座温度和约10-350 Torr的室压强。沉积工艺的持续时间为约10-600秒。一种具体的工艺提供20sccm甲硅烷、4000sccm一氧化二氮(即,N2O∶SiH4流率比为200∶1)以及提供约4000sccm的氨气和6000sccm的氮气,同时保持约800℃的衬底温度和约275 Torr的压强。用于沉积掺杂氧氮化硅衬垫氧化物层204的工艺条件的其它实例在前面所并入的’127专利中有描述。
在步骤105,氮化硅(Si3N4)叠层205被沉积在衬垫氧化物层204的上方,如图2B所示。在图1和图2A-2G所描绘的实施例中,氮化硅叠层205包括形成在衬垫氧化物层204的顶部(步骤106)的底部氮化硅层206和形成在底部氮化硅层206的顶部的上部氮化硅层208(步骤108)。
在步骤106,底部氮化硅层206被沉积在衬垫氧化物层204上。底部氮化硅层206可以被沉积到约500-2500埃的厚度。在一个实施例中,底部氮化硅层206被沉积到约1162.5埃的厚度。可以想到可以可选地使用具有其它厚度的层。
底部氮化硅层206具有与衬垫氧化物层204的低应力界面,以有利于减小衬底202中的位错,例如硅衬底的晶体结构中的位错。衬底202的位错的减少有利于减小由于沿着衬底202中的这些位错的电子跳跃导致的漏电流。
底部氮化硅层206可以使用下面所讨论的示例性化学剂和工艺来形成。任选地,底部氮化硅层206可以掺杂其它元素。在一个实施例中,底部氮化硅层206可以掺杂硼(B)、碳(C)、锗(Ge)或者氢(H)中的至少一种。用于形成氮化硅和掺杂氮化硅膜的其它工艺被公开于R.Suryanarayanan lyer等2005年10月6日递交的标题为“METHOD ANDAPPARATUS FOR THE LOW TEMPERATURE DEPOSITION OF DOPEDSILICON NITRIDE FILMS”的美国专利申请Ser.No.11/245,373中,这里通过引用将其全文包含于此。
在一个实施例中,底部氮化硅层206可以使用包含氮化化学剂和硅源化学剂(都以气态或者液态的形式)的混合物来形成。在一个实施例中,氮化化学剂包括氮气(N2)、氨气(NH3)、肼(N2H4)等中的至少一种,硅源化学剂包括二(叔丁基氨基)硅烷(BTBAS)、甲硅烷(SiH4)、二硅烷(Si2H6)、二氯硅烷(SiH2Cl2)、六氯二硅烷(Si2Cl6)等中的至少一种。
在其它实施例中,步骤106可以使用具有化学式R(C)-CxNyR(N)的含碳的氮化化学剂,其中R(C)是氢(H)或者其它烃基(hydrocarboncompound group),R(N)是氮或者其它含氮基团,x和y是整数。合适的化学剂的实例包括(CH3)3-N、H3C-NH2、甲胺、H3C-NH-NH2、甲基肼、(H3C)-N=N-H和HC≡N、及其它的此类化学剂。
在另外的实施例中,步骤106可以使用具有化学式(SiR3)3-N、(SiR3)2N-N(SiR3)2、或(SiR3)N=N(SiR3)的含氢的硅源化学剂,其中R是氢(H)、烃基(hydrocarbon reagent)、或者由甲基、乙基、苯基、三烷基(tertiary)、丁基或其组合构成的片断。在一个实施例中,R包含氢,并且不包含卤素。在另一个实施例中,R包含氢和一种或多种卤素元素。合适的硅源化学剂的实例包括(SiH3)3-N、(SiH3)2N-N(SiH3)2、(SiH3)N=N(SiH3)、三甲硅烷基胺、以及其它此类的化学剂。此外,针对下面所述的其它层和步骤所公开的其它源气体可以被用于形成本文所描述的任何层中的类似材料。
掺杂化学剂可以包括例如三氯化硼(BCl3)、硼烷(BH3)、二硼烷(B2H6)或者其它含硼前驱体中的至少一种作为硼源,上面所提及的含碳硅前驱体中的至少一种作为碳源,锗烷(GeH3)或二锗烷(Ge2H6)中的至少一种作为锗源,以及氢气(H2)或上面所提及的含氢的氮或硅前驱体中的任何一种中的至少一种作为氢源。
在一个实施例中,底部氮化硅层206可以在诸如SiNgenPlus 300mm反应器之类的LPCVD反应器中通过如下工艺形成以约50-10000sccm提供氨气(NH3)并以约1-100sccm提供二硅烷(Si2H6)(即,NH3∶Si2H6流率比的范围为1∶2~1∶10000),同时保持约650-800℃的衬底底座温度和约10-350 Torr的室压强。可以提供约3000-15000sccm范围内的诸如氮气(N2)的载气。沉积工艺的持续时间为约10-600秒。一种具体的工艺提供2000sccm的NH3、40sccm的Si2H6(即,NH3∶Si2H6流率比为50∶1),以及15000sccm的N2,同时保持约800℃的衬底温度和约100 Torr的室压强。用于沉积掺杂的底部氮化硅层206的工艺化学剂和条件的其它实例在前面所并入的美国专利申请Ser.No.11/245,373中有描述。
与通常的甲硅烷和氨气工艺相比,使用二硅烷和氨气所沉积的氮化硅底部层206具有优异的均一性和在给定温度下更高的沉积速率。二硅烷/氨气工艺能够实现此效果是因为此过程的活化能低得多。此外,对于使用上面所公开的化学剂的工艺方案的控制允许控制底部氮化硅层206在与衬垫氧化物层204的界面处的应力。例如,发明人已经发现底部氮化硅层206的应力可以通过调控某些工艺参数来控制。具体地,底部氮化硅层206的应力可以通过如下操作中的任一项或者全部来减小增大二硅烷的流率;增大总流率(总流率是硅源、氮源和载气的流率的总和);或者减小室压强。
在步骤108,上部氮化硅层208被沉积在底部氮化硅层206上。上部氮化硅层208可以被沉积到约100-2000埃的厚度。在一个实施例中,上部氮化硅层208被沉积到约387.5埃的厚度。可以想到,可以可选地使用具有其它厚度的层。氮化硅叠层205的总厚度一般在约500-2500埃之间。
上部氮化硅层208可以使用上面参考步骤106所述的工艺化学剂来形成。但是,用于形成上部氮化硅层208的工艺参数可以被选择性地控制,以形成具有高耐氧化性的膜,例如有利于氮化硅叠层205对于可能在STI结构制备工艺中执行的后续氧化工艺的耐性。此外,上部氮化硅层208还可以被控制来具有一定的折射率(RI),该折射率(RI)被优化例如来有利于光致抗蚀剂沉积和图案化以及有利于STI结构制造工艺中的后续的沟槽刻蚀步骤。
在一个实施例中,上部氮化硅层208可以在诸如SiNgenPlus 300mm反应器之类的LPCVD反应器中通过如下工艺形成以约50-10000sccm提供氨气(NH3)并以约1-100sccm提供二硅烷(Si2H6)(即,NH3∶Si2H6流率比的范围为1∶2~1∶10000),同时保持约650-800℃的衬底底座温度和约10-350 Torr的室压强。可以提供约3000-15000sccm范围的诸如氮气(N2)的载气。沉积工艺的持续时间为约10-600秒。一种具体的工艺提供4000sccm NH3、50sccm Si2H6(即,NH3∶Si2H6流率比为80∶1)、以及8000sccm的N2,同时保持约800℃的衬底温度和约200 Torr的室压强。用于沉积掺杂的上部氮化硅层206的工艺化学剂和条件的其它实例在前面所并入的美国专利申请Ser.No.11/245,373中有描述。
对于使用上面所公开的化学剂的工艺方案的控制允许控制上部氮化硅层208的耐氧化性和RI。例如,发明人已经发现上部氮化硅层208的耐氧化性和RI可以通过调控某些工艺参数来控制。具体地,上部氮化硅层208的耐氧化性可以通过增大NH3∶Si2H6流量比来增大。NH3∶Si2H6流量比的增大还减小了RI。此外,总流量、压强和间距都在控制上部氮化硅层208中起作用。例如,增大工艺压强和减小总流量降低了RI,相反,减小工艺压强和增大总流量提高了RI。因此,可以根据上部氮化硅层208的所期望的特性优化上部氮化硅层208的耐氧化性或者RI,或者可以平衡耐氧化性和RI以提供上部氮化硅层208的两种特性的最优组合。
任选地,一层或多层附加的层(没有示出)可以被沉积在底部氮化硅层206和上部氮化硅层208之间。附加层可以由具有C或B掺杂剂的氮化硅、氧氮化硅构成。这些附加层提供了处理的灵活性,并且便于控制三个关键参数应力、RI和耐氧化性。用于任选的附加层的工艺化学剂和条件的实例在lyer等在2005年11月12日递交的题为“METHOD FORFABRICATING CONTROLLED STRESS SILICON NITRIDE FILMS”的美国专利申请Ser.No.11/273,381和lyer等在2005年10月17日递交的题为“METHOD FOR FABRICATING SILICON NITRIDE SPACERSTRUCTURES”的美国专利申请Ser.No.11/253,229中有描述,这两件美国专利申请都通过引用被全文包含于此。
在步骤110,光致抗蚀剂层210被沉积在上部氮化硅层208,并被图案化以形成开口212,如图2C所示。光致抗蚀剂层210一般可以被形成到约2000-8000埃的厚度。但是可以想到,光致抗蚀剂层210的厚度可以是适于后续的处理和STI结构的形成的任何厚度。开口212的尺寸和形状对应于在此将形成STI结构的沟槽的区域。光致抗蚀剂层210可以使用本领域已知的常规方法来沉积和图案化。
在步骤112,利用图案化的光致抗蚀剂层210作为掩模,沟槽214被刻蚀穿过氮化硅叠层205和衬垫氧化物层204并且刻蚀到衬底202中,如图2D所示。STI结构的沟槽214一般约2000-4000埃深和约1000-3000埃宽。但是可以想到,沟槽214的深度和宽度可以是任何适用于STI结构的值。沟槽214可以通过常规的刻蚀方法形成。
在步骤114,沟槽的暴露表面(例如,衬底202)被氧化,以形成沟槽内衬216,如图2E所示。沟槽内衬216一般包括一层氧化硅,其形成在衬底202的定义出沟槽214的边界的暴露表面上。沟槽内衬216一般为约50-200埃厚。但是可以想到,内衬216的厚度可以是任何适用于STI结构的沟槽内衬的值。沟槽内衬216可以通过任何合适的氧化工艺形成,例如在快速热处理(RTP)室(诸如可从加利福尼亚Santa Clara应用材料公司得到的RadOxTM室)中的原位蒸汽生成(ISSG)工艺或者热炉氧化。
在步骤116,材料层218被沉积以填充沟槽214,如图2F所示。材料218可以包括氧化硅、掺硼和/或磷的氧化硅等。材料218一般以保形涂覆沟槽内衬216并且填充沟槽214的方式被沉积。如本领域已知的,材料218可以通过任何合适的方法沉积,诸如化学气相沉积(CVD)、旋涂等。
在步骤118,多余的材料218、氮化硅叠层205和衬垫氧化物层204被去除,留下STI结构200,该STI结构200具有与衬底202的上表面基本平齐的上表面。多余的材料可以通过任何合适的工艺去除,诸如化学机械抛光(CMP)、刻蚀等。在一个实施例中,通过CMP工艺接着进行氮化剥离工艺,去除多余的材料218、氮化硅叠层205和衬垫氧化物层204。因此,叠层的上部氮化硅层208还必须满足CMP的要求,包括对于氧化物抛光的选择性,并且满足湿法刻蚀速率的要求,包括对于热氧化物的刻蚀选择性。由CMP和湿法刻蚀提出的这两项要求是除前面所讨论的耐氧化性和RI要求之外的要求。通常,如果RI要求得到满足,湿法刻蚀和CMP要求也得到满足。例如,发明人已经发现,类似于RI,通过增大氨气/二硅烷的比和增大处理室压强可以减小湿法刻蚀速率(一般针对热生长氧化物测量)。
在完成步骤118之后,在步骤120,方法100结束。在完成STI结构200之后,可以在同一或者其它处理室中继续进行其它处理,以完成衬底上的各种器件的形成。例如,具有在此形成的STI结构200的衬底202可以进一步经过处理以形成将在STI结构200两侧被相互隔离的晶体管或者其它器件。
图3描绘了可以用于实施图1的方法100中的部分步骤的一个示例性LPCVD反应器300的示意图。合适的LPCVD反应器的其它实例在lyer等2004年8月4日递交的美国专利申请Ser.No.10/911,208和Smith等2005年6月8日递交的美国专利申请Ser.No.11/147,938中有描述。在图3所描绘的实施例中,反应器300包括处理室301、泵系统338、气体板336、功率源316和控制器346。
处理室301一般包括上部组件303、底部组件308和底座提升组件331。上部组件303一般包括具有入口端口334和喷淋头344的盖310。底部组件308容纳衬底支撑底座324,并且包括具有壁306的室主体302。衬底出入端口328形成在室主体302中,以便于衬底322进入或者退出处理室301。底座提升组件331耦合到衬底支撑底座324,并且包括提升机构330、提升板318和一组提升销314。
衬底支撑底座324被布置在处理室301的内部空间304中,并且在处理过程中支撑衬底322。底座324包括加热器320,其被配置来调控衬底322的温度和/或内部空间304中的温度。加热器320耦合到功率源316,并且能够将衬底322保持在高达约800℃的温度。
喷淋头344通过多个开口354提供从气体板336输送来的气体或者蒸汽的分配。开口354的尺寸、几何形状、数量和位置被选择性地选择,以有利于到衬底322的预定的气体/蒸汽流模式。
气体板336将液态和/或气态形式的处理化学剂提供到处理室301。气体板336利用多个气体管线340耦合到盖310。每个气体管线340可以被选择性地适用于将特定的化学剂从气体板336运输到入口端口334,以及可以进行温度控制。
在操作中,底座提升组件330控制底座324在处理位置(如图3所示)和下方位置之间的抬升,其中,衬底322可以从所述下方位置通过衬底出入端口128传输到和传输出处理室301。组件301利用可伸缩软管332被密封地耦合到室主体302,并且可选地被配置来旋转衬底支撑底座324。
壁306可以被热调控。在一个实施例中,多个导管312被布置在壁306中,并且配置来循环调控壁的温度的传热流体。
泵系统338被耦合到形成在壁306中的泵端口326。泵系统338一般包括节流阀和一个或者多个布置来控制内部空间304中的压强的泵。从处理室301流出的气体行进通过泵吸环342,以提高衬底322的表面上的气流均一性。一种这样的泵吸环在lyer等2004年10月4日递交的题为“Thermal Chemical Vapor Deposition of Silicon Nitride Using BTBASBis(Tertiary-Butylamino Silane)in a Single Wafer Chamber”美国专利Ser.No.10/911,208中有描述,该美国专利通过引用被包含于此。
在可选实施例(没有示出)中,反应器300可以包含光激发系统,以及耦合到入口端口334的远程等离子体源,其中所述光激发系统通过盖310中的窗口将辐射能量输送到衬底322。
系统控制器346一般包括中央处理单元(CPU)350、存储器343、以及辅助电路352,且耦合到并控制反应器300的多个模块和装置。在操作中,控制器346直接控制系统300的多个模块和装置,或者,控制与这些模块和装置相关联的管理员计算机(和/或控制器)。
本发明可以使用其它工艺和/或处理装置来实施,在这些工艺和/或处理装置中,本领域技术人员调节参数来实现可接受的特性,这没有偏离本发明的精神。虽然前面的讨论针对的是场效应晶体管的STI结构的制备,但是用于集成电路的其它器件和结构的制造也可受益于本发明。
因此,本文提供了用于形成在叠层的不同位置具有受控特性的氮化硅叠层的方法。在集成电路的制造中,方法100有利地使用了组成层的特性并且形成了在膜的所期望的位置(诸如在底部层和在暴露的上部层)具有受控的性能(诸如应力、耐氧化性和RI)的多层氮化硅膜。氮化硅叠层可以有利地被用于形成衬底上的结构,诸如STI结构,其具有减小的由于沿着衬底中的位错的电子跳跃导致的漏电流。STI结构制造方法也由于多层氮化硅叠层的耐氧化性和RI优化而被改善。
虽然前述内容涉及本发明的多个实施例,但是可以在不偏离本发明的基本范围的情况下设计本发明的其它和进一步的实施例,并且本发明的范围由所附权利要求确定。
权利要求
1.一种用于在半导体衬底上制备氮化硅叠层的方法,包括使用第一组工艺条件在所述衬底上沉积包括氮化硅的底部层,所述第一组工艺条件选择性地控制所述底部层的应力;以及使用第二组工艺条件沉积包括氮化硅的上部层,所述第二组工艺条件选择性地控制所述上部层的耐氧化性和折射率中的至少一个。
2.如权利要求1所述的方法,其中,所述选择性地控制所述底部层的应力的第一组工艺条件包括硅源气体流量、总气体流量和室压强中的至少一个。
3.如权利要求1所述的方法,其中,所述选择性地控制所述上部层的耐氧化性和折射率中的至少一个的第二组工艺条件包括氮源气体与硅源气体流量比。
4.如权利要求1所述的方法,其中,所述氮化硅利用二硅烷和氨气来沉积。
5.如权利要求1所述的方法,其中,沉积所述底部层的步骤还包括使所述底部层的应力最小化。
6.如权利要求1所述的方法,其中,沉积所述上部层的步骤还包括使所述上部层的耐氧化性最大化。
7.如权利要求1所述的方法,其中,沉积所述上部层的步骤还包括使所述上部层的折射率最优化。
8.如权利要求1所述的方法,还包括在所述叠层的所述底部层和所述上部层之间沉积一层或者多层包括氮化硅的中间层。
9.如权利要求1所述的方法,包括(a)在沉积所述底部层之前,在所述衬底上沉积衬垫氧化物层;(b)根据权利要求1沉积氮化硅叠层;(c)在所述氮化硅叠层上沉积并图案化光致抗蚀剂层;(d)穿过所述衬垫氧化物层和氮化硅叠层在所述衬底中刻蚀沟槽;(e)氧化所述沟槽以形成内衬;(f)用氧化硅填充具有内衬的所述沟槽;以及(g)去除多余的氧化硅。
10.如权利要求9所述的方法,其中,所述选择性地控制底部层的应力的第一组工艺条件包括硅源气体流量、总气体流量和室压强中的至少一个。
11.如权利要求9所述的方法,其中,所述选择性地控制所述上部层的耐氧化性和折射率中的至少一个的第二组工艺条件包括氮源气体与硅源气体流量比。
12.如权利要求9所述的方法,其中,所述氮化硅利用二硅烷和氨气来沉积。
13.如权利要求9所述的方法,其中,步骤(b)还包括使所述底部层的应力最小化。
14.如权利要求9所述的方法,其中,步骤(b)还包括使所述上部层的耐氧化性最大化。
15.如权利要求9所述的方法,其中,步骤(b)还包括使所述上部层的折射率最优化。
16.如权利要求9所述的方法,还包括在所述叠层的所述底部层和所述上部层之间沉积一层或者多层包括氮化硅的中间层。
17.如权利要求9所述的方法,其中,所述底部层的厚度为约500-2500埃。
18.如权利要求9所述的方法,其中,所述上部层的厚度为约100-2000埃。
19.如权利要求9所述的方法,其中,所述氮化硅叠层的总厚度为约500-2500埃。
20.如权利要求9所述的方法,其中,所述氮化硅叠层的总厚度为约1550埃。
全文摘要
本发明提供了用于在半导体衬底上制备氮化硅叠层的方法的实施例。在一个实施例中,用于在半导体衬底上制备氮化硅叠层的方法包括使用第一组工艺条件在所述衬底上沉积包括氮化硅的底部层,所述第一组工艺条件选择性地控制所述底部层的应力;以及使用第二组工艺条件沉积包括氮化硅的上部层,所述第二组工艺条件选择性地控制所述上部层的耐氧化性和折射率中的至少一个。
文档编号C23C16/52GK1962934SQ20061015078
公开日2007年5月16日 申请日期2006年10月26日 优先权日2005年11月12日
发明者R·苏亚纳哈亚南·耶尔, 萨恩吉夫·唐顿, 康湛·张, 鲁比·拉伯那, 前田裕二 申请人:应用材料公司

最新回复(0)