电荷耦合MOS器件的制作方法

电荷耦合mos器件
技术领域
1.本实用新型属于半导体技术领域，具体涉及一种电荷耦合mos器件。


背景技术：

2.随着对电荷耦合mos器件性能越来越高的要求，同等耐压下追求更低导通电阻(rsp)成为器件发展的必然趋势。通常提高外延层的掺杂浓度可以有效降低rsp，但是提高外延层的掺杂浓度会使得器件的耐压降低。
3.现有的一种电荷耦合mos器件结构如图1中所示，包括外延层(epi) 101、外延层101中沟槽(trench)102、栅极多晶硅(poly)103、栅极氧化物介质层(gox)104、沟槽下部氧化物介质层(fp)105、p型掺杂区(p-body) 106、n型掺杂区((n-)107、连接孔(ct)108、连接孔注入区(bf2)109、介质隔离层(ild)110、金属电极(alcu)111等部分。
4.提高外延层101的掺杂浓度可以有效降低导通电阻，但是现有结构外延层101掺杂浓度已经到达极限，继续提高外延层101掺杂浓度会导致器件耐压低于产品要求。


技术实现要素：

5.本实用新型针对现有的电荷耦合mos器件外延层掺杂浓度已经到达极限，无法降低导通电阻的技术问题，目的在于提供一种电荷耦合mos器件。
6.一种电荷耦合mos器件，包括：一外延层；和至少一有源区沟槽，位于所述外延层上；
7.所述有源区沟槽内具有：
8.一栅极多晶硅，位于所述有源区沟槽内；
9.一沟槽下部氧化物介质层，位于所述栅极多晶硅下部与所述有源区沟槽下部之间；
10.所述栅极多晶硅与所述沟槽下部氧化物介质层的连接面为台阶状连接面。
11.所述台阶状连接面中的各阶台阶宽度从下至上呈线性变化。
12.所述台阶状连接面中的各阶台阶宽度从下至上逐渐变窄。
13.所述台阶状连接面中的各阶台阶的深度相同。
14.所述有源区沟槽的临界最大开口宽度：所述沟槽下部氧化物介质层底部侧壁最大厚度为100：30～40，优选100：32.5～37.5。
15.所述有源区沟槽的临界最大开口宽度：所述沟槽下部氧化物介质层顶部侧壁最小厚度为100：15～25，优选100：19～21。
16.所述有源区沟槽内具有：
17.一栅极氧化物介质层，位于所述栅极多晶硅上部与所述有源区沟槽上部之间，所述栅极氧化物介质层的底面连接所述沟槽下部氧化物介质层的顶面。
18.所述电荷耦合mos器件还包括：
19.一体区，位于所述外延层上方；
20.一源区，位于所述体区上方；
21.所述有源区沟槽从上往下依次贯穿所述源区和所述体区并延伸入所述外延层；
22.所述栅极氧化物介质层位于所述体区和所述源区内侧；
23.所述沟槽下部氧化物介质层位于所述外延层内侧。
24.所述电荷耦合mos器件还包括：
25.一介质隔离层，位于所述源区和所述栅极多晶硅上方；
26.一金属电极，位于所述介质隔离层上方，所述金属电极与所述源区由所述介质隔离层隔开；
27.一连接孔，上端连接所述金属电极，下端贯穿所述介质隔离层和所述源区延伸入所述体区；
28.一连接孔注入区，位于所述体区内，上端连接所述连接孔。
29.所述外延层为第一掺杂类型，所述体区为第二掺杂类型，所述源区为第一掺杂类型，所述第二掺杂类型与所述第一掺杂类型相反。
30.所述体区为p型掺杂类型的p型掺杂区，所述源区为n型掺杂类型的n 型掺杂区。
31.本实用新型的积极进步效果在于：本实用新型采用电荷耦合mos器件，将栅极多晶硅与沟槽下部氧化物介质层的连接面设计成台阶状连接面，符合理论上耗尽区域最均匀电场强度分布，从而提高器件的耐压上限。因而在同样的耐压能力下，本实用新型可拥有更高的外延层掺杂浓度，可获得更低的导通电阻。
附图说明
32.图1为现有技术的器件的一种断面结构图；
33.图2为本实用新型器件的一种断面结构图；
34.图3为本实用新型器件的一种工艺流程图；
35.图4为本实用新型器件与现有器件的耐压对比图。
具体实施方式
36.为了使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示进一步阐述本实用新型。
37.参照图2，一种电荷耦合mos器件，包括有源区结构，该有源区结构包括：
38.外延层201，外延层201为第一掺杂类型，外延层201优选为n型掺杂类型。
39.体区202，位于外延层201上方。体区202为第二掺杂类型，第二掺杂类型与第一掺杂类型相反。体区202优选为p型掺杂类型的p型掺杂区 (p-body)。
40.源区203，位于体区202上方。源区203为第一掺杂类型，源区203优选为n型掺杂类型的n型掺杂区((n-)。
41.至少一有源区沟槽204，位于外延层201上。有源区沟槽204优选从上往下依次贯穿源区203和体区202并延伸入外延层201。
42.栅极多晶硅205，位于有源区沟槽204内。
43.沟槽下部氧化物介质层206，位于栅极多晶硅205下部与有源区沟槽204 下部之间，且沟槽下部氧化物介质层206位于外延层内侧。
44.栅极多晶硅205与沟槽下部氧化物介质层206之间的连接面为台阶状连接面207。该台阶状连接面207位于栅极多晶硅205外侧两侧，台阶状连接面207中的各阶台阶之间宽度从下至上呈线性变化。优选，台阶状连接面207 中的各阶台阶之间宽度从下至上逐渐变窄。该宽度是指如图2中的左右宽度。台阶状连接面207中的各阶台阶之间的深度相同，该深度是指如图2中的上下高度。
45.有源区沟槽204的临界最大开口宽度：沟槽下部氧化物介质层206底部侧壁最大厚度为100：30～40，优选100：32.5～37.5。有源区沟槽204的临界最大开口宽度：沟槽下部氧化物介质层206顶部侧壁最小厚度为100：15～25，优选100：19～21。如图2中所示，线段aa表示有源区沟槽204的临界最大开口宽度，线段bb表示沟槽下部氧化物介质层206底部侧壁最大厚度，线段cc表示沟槽下部氧化物介质层206顶部侧壁最小厚度，则aa：bb＝100： 30～40，优选aa：bb＝100：32.5～37.5。aa：cc＝100：15～25，优选aa： cc＝100：19～21。
46.栅极氧化物介质层208，位于栅极多晶硅205上部与有源区沟槽204上部之间且位于体区202和源区203内侧。栅极氧化物介质层208的底面连接沟槽下部氧化物介质层206的顶面。
47.介质隔离层209，位于源区203和栅极多晶硅205上方。
48.金属电极210，位于介质隔离层209上方，金属电极210与源区203由介质隔离层209隔开。
49.连接孔211，上端连接金属电极210，下端贯穿介质隔离层209和源区 203延伸入体区202。
50.连接孔注入区212，位于体区202内，上端连接连接孔211。
51.实施例1：
52.参照图3，本实用新型的器件中，台阶状连接面207的工艺流程如下：
53.步骤
①
，有源区沟槽204刻蚀(纵向深度6.0um，临界最大开口宽度2.0um)；
54.步骤
②
，有源区沟槽204内热氧生长(1000℃，横向厚度左右各7000a) 形成氧化层，氮化物层生长(750℃，横向厚度5000a)，氮化物层回蚀(湿法刻蚀)使得氮化物层顶面与有源区沟槽204顶面齐平。
55.步骤
③
，氧化层刻蚀(湿法刻蚀，刻蚀量5000a)，氮化物刻蚀(湿法刻蚀，刻蚀量14000a)；
56.步骤
④
，氧化层刻蚀(湿法刻蚀，刻蚀量750a)；
57.步骤
⑤
，氮化物刻蚀(湿法刻蚀，刻蚀量9000a)，氧化层刻蚀(湿法刻蚀，刻蚀量750a)；
58.步骤
⑥
，氮化物刻蚀(湿法刻蚀，刻蚀量9000a)，氧化层刻蚀(湿法刻蚀，刻蚀量750a)；
59.步骤
⑦
，氮化物刻蚀(湿法刻蚀，刻蚀量9000a)，氧化层刻蚀(湿法刻蚀，刻蚀量750a)；
60.步骤
⑧
，氮化物刻蚀(湿法刻蚀，9000a)，gox生长(1050℃，横向厚度左右各500a)；
61.步骤
⑨
，栅极多晶硅205积淀(580℃，纵向高度12ka)，栅极多晶硅205 回蚀，使得栅极多晶硅205顶面与有源区沟槽204顶面齐平。
62.以100v电电荷耦合mos器件为例：
63.现有器件：选取外延层掺杂浓度2.0e+16(2.0
×
10
16
/cm2)，有源区沟槽 204的临界最大开口宽度2.0um，有源区沟槽204的深度6.0um，沟槽下部氧化物介质层206侧壁氧化层厚度5000a，栅极氧化物介质层208的厚度500a，源区203注入(n-区域)浓度2e+15(2
×
10
15
/cm2)，结深度0.3um；体区202 注入浓度5e+13(5
×
10
13
/cm2)，结深度0.8um。
64.本实用新型器件：外延层浓度选取3.0e+16(3.0
×
10
16
/cm2)，栅极多晶硅205和沟槽下部氧化物介质层206之间采用台阶状连接面207，沟槽下部氧化物介质层206底部侧壁氧化层最大厚度为7000a，沟槽下部氧化物介质层206顶部侧壁氧化层最小厚度为4000a，其他与现有器件结构相同。
65.参照图4，相比现有器件耐压111v，本实用新型器件耐压达到110v满足需求，外延层浓度可以从2.0e+16增加到3.0e+16，较大幅度提升了外延层的浓度。
66.以上显示和描述了本实用新型的基本原理、主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。