一种降低光通信芯片发射端功耗的驱动级电路的制作方法

1.本实用新型涉及微电子技术领域，具体而言涉及一种降低光通信芯片发射端功耗的驱动级电路。


背景技术：

2.随着云计算、5g、iot、ai等新应用场景的到来，光通信更多需要解决机器与机器之间的通信，由此带来了巨大的市场需求变化。从运营商5g网络架构来看，5g基站（按照大集中、小集中和不集中来考虑）速率要求将逐步升级到25g甚至100g，预计整个5g网络将会带来数千万量级的25gbps高速光模块需求，有望新增百亿元的市场空间。从运营商对5g光模块市场价格预期来看，未来25g光电芯片的国产化替代将是实现低成本5g光模块的主要途径和确定性目标。
3.在5g光模块的应用场景中，功耗是非常核心的一项指标，甚至会影响整个模块的商业化应用。在系统级的设计中，保持信号摆幅不变的情况下，降低功耗的最直接的方法是采用多个电压域，该方案的代价是需要在光模块中额外加入两个直流稳压器，增加了整体模块的成本。功耗细分到光收发芯片中，发送端由于需要驱动激光器，其工作时功率消耗远大于接收端，故若能降低工作时发送链路的功耗，就可以在不降低电压域的情况下满足芯片的功耗指标。
4.当前5g前传网络的光收发芯片，发送端采用的是dml（直藕式调制激光器）方式，当此电路正常工作时，输出驱动级偏置电流的范围是1.5ma~50ma，调制电流的范围是10ma~80ma，整个收发芯片的功耗要求是典型工作状态下整体功耗控制在500mw内。


技术实现要素：

5.本实用新型的目的在于提供一种降低光通信芯片发射端功耗的驱动级电路，以解决现有技术中的问题。
6.为实现上述目的，本实用新型提供如下技术方案：
7.一种降低光通信芯片发射端功耗的驱动级电路，用于接收光模块发射的光信号，并通过驱动级电路复用电流将电流输出至外部激光器，所述驱动级电路包括调制电流电路和偏置电流电路；
8.所述调制电流电路的输入端构成驱动级电路的输入端，用于接收光模块发射端发射的光信号，由调制电流电路将所接收的输入电压转换为交流电后，并通过调制电流电路的输出端toutc输出至外部激光器的负极，外部激光器的正极与调制电流电路的输出端touta相连；
9.所述偏置电流电路的输入端与调制电流电路的输出端toutc相连，偏置电流电路输出端与外部激光器的负极连接，所述偏置电流电路用于针对所接受的交流电进行偏置和阻抗匹配，获得用于提供外部激光器的静态电流。
10.进一步地，前述的调制电流电路包括电感l1、电阻r1、晶体管q1、晶体管q2、晶体管
q3、以及电流源i
mod
，晶体管q1与晶体管q2的基极分别与光模块发射端相连，作为调制电流电路的输入端，晶体管q1与晶体管q2的发射极分别与电流源i
mod
的正极相连，晶体管q1的集电极与晶体管q3的发射极相连，晶体管q3的集电极分别连接电感l1的一端、电阻r1的一端、以及外部激光器的正极作为调制电流电路的输出端touta，晶体管q2的集电极构成调制电流电路的输出端toutc，电感l1和电阻r1的另一端连接电源vdd，电流源i
mod
的负极接地。
11.进一步地，前述的偏置电流电路包括电阻r2、电感l2、电流源i
bias
、电容cout，所述电阻r2的一端和电感l2的一端构成偏置电流电路的输入端，电阻r2的另一端和电感l2的另一端分别均连接电容cout的一端、以及电流源i
bias
的正极，所述电阻r2的另一端和电感l2的另一端构成偏置电流电路的输出端，电流源i
bias
的负极和电容cout的另一端分别接地。
12.进一步地，前述的电流源i
bias
包括i
bias_sink
环路、i
bias_source1
环路、以及i
bias_source2
环路，i
bias_source1
环路的输入端构成电流源i
bias
的输入端，i
bias_sink
环路的输出端、i
bias_source1
环路的输出端、以及i
bias_source2
环路的输出端构成偏置电流电路的输出端；
13.所述i
bias_source1
环路包括晶体管q7、晶体管q8、晶体管q9、晶体管q10、晶体管q11、晶体管q12、运算放大器op2、可变电阻阵列r4、电阻r6、电阻r7、电阻r8、电阻r9、电阻r10、以及电流源i2，所述晶体管q11的基极与晶体管q12的基极相连，晶体管q11的基极构成i
bias_source1
环路的输入端，用于接收偏置电压，并对偏置电压进行阻抗匹配，所述晶体管q11的集电极分别与晶体管q12的集电极相连后接入运算放大器op2的反相输入端，晶体管q11的集电极与可变电阻阵列r4的一端相连，可变电阻阵列r4的另一端分别与电阻r6的一端、电源vdd连接，电阻r6的另一端接入运算放大器op2的同相输入端，运算放大器op2的输出端与晶体管q7的基极相连，晶体管q7的发射极分别与晶体管q8的集电极、晶体管q9的基极、晶体管q10的基极相连，晶体管q8的发射极与电阻r7的一端相连，晶体管q9的集电极与电阻r10的一端相连，晶体管q9的发射极与电阻r8的一端相连，晶体管q10的集电极与晶体管q11的发射极相连，晶体管q10的发射极与电阻r9的一端相连，晶体管q12的发射极与电流源i2相连，电阻r7的另一端、电阻r8的另一端、电阻r9的另一端、以及电流源i2的负极分别均接地，晶体管q7的集电极与电阻r10的另一端构成i
bias_source1
环路的输出端。
14.进一步地，前述的i
bias_sink
环路包括晶体管q4、晶体管q5、晶体管q6、运算放大器op1、可变电阻阵列r3、电阻r5、以及电流源i1，晶体管q6的集电极连接电源vdd，晶体管q5的基极与晶体管q6的基极相连，晶体管q5的集电极分别与运算放大器的反相输入端、可变电阻阵列r3的一端相连，可变电阻阵列r3的另一端与电阻r5的一端相连并连接电源vdd，电阻r5的另一端、晶体管q4的集电极、晶体管q4的基极连接至运算放大器op1的同相输入端，运算放大器op1的同相输入端与反向输入端构成i
bias_sink
环路的输入端，晶体管q4的发射极与电流源i1的正极相连，运算放大器or1的输出端与晶体管q5的基极、晶体管q6的基极相连，晶体管q5的发射极与晶体管q6的发射极构成i
bias_sink
环路的输出端，电流源i1的负极接地，晶体管q6的集电极连接电源vdd。
15.进一步地，前述的i
bias_source2
环路包括晶体管q13、晶体管q14、晶体管q15、晶体管q16、电阻r11、电阻r12、电流源i3、电流源i4、以及电流源i5，所述晶体管q13的基极和晶体管q14的基极构成i
bias_source2
环路的输入端，晶体管q13的集电极分别与电阻r11的一端、电阻r12的一端、以及晶体管q15的基极连接，晶体管q13的发射极与晶体管q14的发射极相连后与电流源i3的正极相连，晶体管q15的发射极与电流源i4的正极连接，晶体管q16的发射
极分别与晶体管q14的集电极、晶体管q16的基极、以及电流源i5的正极相连，晶体管q16的集电极与晶体管q15的集电极构成i
bias_source2
环路的输出端，电阻r11的另一端与电阻r12的另一端分别均接电源vdd，电流源i3的负极、电流源i4的负极、电流源i5的负极分别均接地。
16.本实用新型所述一种降低光通信芯片发射端功耗的驱动级电路，采用以上技术方案与现有技术相比，具有以下技术效果：
17.本实用新型提出了在激光器驱动电路中采用复用电流的方式降低芯片功耗的电路架构，通过本实用新型的技术方案，可以复用i
bias_source2
环路的电流，有效地降低光模块芯片的发射极功耗，在不改变电压域的情况下满足系统的功耗指标，实现低功耗的电压输入，电流输出。
附图说明
18.图1为本实用新型示例性实施例的一种驱动级电路的示意图；
19.图2为本实用新型示例性实施例的i
bias_sink
环路和i
bias_source1
环路的示意图；
20.图3为本实用新型示例性实施例的i
bias_source2
环路的示意图。
具体实施方式
21.为了更了解本实用新型的技术内容，特举具体实施例并配合所附图式说明如下。
22.在本实用新型中参照附图来描述本实用新型的各方面，附图中示出了许多说明性实施例。本实用新型的实施例不局限于附图所示。应当理解，本实用新型通过上面介绍的多种构思和实施例，以及下面详细描述的构思和实施方式中的任意一种来实现，这是因为本实用新型所公开的构思和实施例并不限于任何实施方式。另外，本实用新型公开的一些方面可以单独使用，或者与本实用新型公开的其他方面的任何适当组合来使用。
23.结合图1所示的示例性驱动级电路的示意图，以降低现有光通信芯片的接收端驱动外部激光器时消耗的功率，在不降低电压域的情况下实现芯片的接收端和发射端功率消耗的平衡，满足芯片的功耗指标，结合图1-图3，更加具体的描述本驱动级电路的详细工作过程。
24.如图1所示的示例性驱动级电路的示意图，一种降低光通信芯片发射端功耗的驱动级电路，用于接收光模块发射的光信号，并通过驱动级电路复用电流将电流输出至外部激光器，所述驱动级电路包括调制电流电路和偏置电流电路；
25.所述调制电流电路的输入端构成驱动级电路的输入端，用于接收光模块发射端发射的光信号，由调制电流电路将所接收的输入电压转换为交流电后，并通过调制电流电路的输出端toutc输出至外部激光器的负极，外部激光器的正极与调制电流电路的输出端touta相连；
26.所述偏置电流电路的输入端与调制电流电路的输出端toutc相连，偏置电流电路输出端与外部激光器的负极连接，所述偏置电流电路用于针对所接受的交流电进行偏置和阻抗匹配，获得用于提供外部激光器的静态电流。
27.调制电流电路包括电感l1、电阻r1、晶体管q1、晶体管q2、晶体管q3、以及电流源i
mod
，晶体管q1与晶体管q2的基极分别与光模块发射端相连，作为调制电流电路的输入端，晶体管q1与晶体管q2的发射极分别与电流源i
mod
的正极相连，晶体管q1的集电极与晶体管
q3的发射极相连，晶体管q3的集电极分别连接电感l1的一端、电阻r1的一端、以及外部激光器的正极作为调制电流电路的输出端touta，晶体管q2的集电极构成调制电流电路的输出端toutc，电感l1和电阻r1的另一端连接电源vdd，电流源i
mod
的负极接地，晶体管q1和晶体管q2构成差分放大器控制电流输出，产生交流信号。
28.偏置电流电路包括电阻r2、电感l2、电流源i
bias
、电容cout，所述电阻r2的一端和电感l2的一端构成偏置电流电路的输入端，电阻r2的另一端和电感l2的另一端分别均连接电容cout的一端、以及电流源i
bias
的正极，所述电阻r2的另一端和电感l2的另一端构成偏置电流电路的输出端，电流源i
bias
的负极和电容cout的另一端分别接地，偏置电流由电感l2和电阻r2做阻抗匹配后，直接输出到激光器，是直流信号，i
mod
的最大电流能力大于100ma，i
bias
的最大电流能力大于50ma，电容cout的作用是保持vout电压的稳定。
29.具体参照图2，电流源i
bias
包括i
bias_sink
环路、i
bias_source1
环路、以及i
bias_source2
环路，i
bias_source1
环路的输入端构成电流源i
bias
的输入端，i
bias_sink
环路的输出端、i
bias_source1
环路的输出端、以及i
bias_source2
环路的输出端构成偏置电流电路的输出端；
30.所述i
bias_source1
环路包括晶体管q7、晶体管q8、晶体管q9、晶体管q10、晶体管q11、晶体管q12、运算放大器op2、10bit可变电阻阵列r4、电阻r6、电阻r7、电阻r8、电阻r9、电阻r10、以及电流源i2，所述晶体管q11的基极与晶体管q12的基极相连，晶体管q11的基极构成i
bias_source1
环路的输入端，用于接收偏置电压，并对偏置电压进行阻抗匹配，所述晶体管q11的集电极分别与晶体管q12的集电极相连后接入运算放大器op2的反相输入端，晶体管q11的集电极与可变电阻阵列r4的一端相连，可变电阻阵列r4的另一端分别与电阻r6的一端、电源vdd连接，电阻r6的另一端接入运算放大器op2的同相输入端，运算放大器op2的输出端与晶体管q7的基极相连，晶体管q7的发射极分别与晶体管q8的集电极、晶体管q9的基极、晶体管q10的基极相连，晶体管q8的发射极与电阻r7的一端相连，晶体管q9的集电极与电阻r10的一端相连，晶体管q9的发射极与电阻r8的一端相连，晶体管q10的集电极与晶体管q11的发射极相连，晶体管q10的发射极与电阻r9的一端相连，晶体管q12的发射极与电流源i2相连，电阻r7的另一端、电阻r8的另一端、电阻r9的另一端、以及电流源i2的负极分别均接地，晶体管q7的集电极与电阻r10的另一端构成i
bias_source1
环路的输出端。
31.i
bias_sink
环路包括晶体管q4、晶体管q5、晶体管q6、运算放大器op1、可变电阻阵列r3、电阻r5、以及电流源i1，晶体管q6的集电极连接电源vdd，晶体管q5的基极与晶体管q6的基极相连，晶体管q5的集电极分别与运算放大器的反相输入端、可变电阻阵列r3的一端相连，10bit可变电阻阵列r3的另一端与电阻r5的一端相连并连接电源vdd，电阻r5的另一端、晶体管q4的集电极、晶体管q4的基极连接至运算放大器op1的同相输入端，运算放大器op1的同相输入端与反向输入端构成i
bias_sink
环路的输入端，晶体管q4的发射极与电流源i1的正极相连，运算放大器or1的输出端与晶体管q5的基极、晶体管q6的基极相连，晶体管q5的发射极与晶体管q6的发射极构成i
bias_sink
环路的输出端，电流源i1的负极接地，晶体管q6的集电极连接电源vdd。
32.如图3所示，i
bias_source2
环路包括晶体管q13、晶体管q14、晶体管q15、晶体管q16、电阻r11、电阻r12、电流源i3、电流源i4、以及电流源i5，所述晶体管q13的基极和晶体管q14的基极构成i
bias_source2
环路的输入端，晶体管q13的集电极分别与电阻r11的一端、电阻r12的一端、以及晶体管q15的基极连接，晶体管q13的发射极与晶体管q14的发射极相连后与电流
源i3的正极相连，晶体管q15的发射极与电流源i4的正极连接，晶体管q16的发射极分别与晶体管q14的集电极、晶体管q16的基极、以及电流源i5的正极相连，晶体管q16的集电极与晶体管q15的集电极构成i
bias_source2
环路的输出端，电阻r11的另一端与电阻r12的另一端分别均接电源vdd，电流源i3的负极、电流源i4的负极、电流源i5的负极分别均接地。
33.本实用新型的工作原理如下：
34.可调节的i
bias_sink
环路和i
bias_source1
环路由两个反馈环路构成，在典型工作状态下，放大器op1的开环增益大于60db，放大器op1和晶体管q5、电阻r3构成的负反馈令放大器op1的同相输入端电压近似等于反相输入端电压，晶体管q5和q6保持单管尺寸一致，晶体管并联个数比为1：m，放大器op2的开环增益大于60db，op2构成的反馈使得其同相输入端的电压近似等于反相输入端电压，电阻r9和r10的电阻值比例是1：n，晶体管q9和q10的总尺寸比例是n:1，其中r1、r2、r3、r4保持电阻类型一致和版图匹配，i1和i2保持电流一致和版图匹配，以实现上下拉电流的单位精度一致；
35.对于电流驱动能力达到100ma的输出级，其输出管的尺寸很大，为满足25gbps数据的传输速度，前级预驱动的能力需要相应做大，故图3中预驱动缓冲器q15和q16的偏置电流i4和i5较大，i
bias_source2
环路输出的下拉电流总计可达15ma，因此偏置电流电路输出的偏置电流可以表示为i
bias_source1
+i
bias_source2-i
bias_sink
，控制这三者的比例就可以得到0~50ma范围的i
bias
电流。在典型工作状态时，i
bias
的电流约20ma，通过本发明的电路，可以复用i
bias_source2
的电流，达到降低芯片功耗的目的；
36.在本实用新型提供的驱动级电路正常工作时，首先判断i
bias
值与i
bias_sink
值的大小，若i
bias
值小，则不需要额外加i
bias_source1
电流和i
bias_source2
电流，仅需i
bias_sink
减小至i
bias_sink-i
bias
值；若i
bias
值大，则首先将i
bias_sink
电流减小至0，然后增加i
bias_source1
电流和i
bias_source2
电流至i
bias-i
bias_sink
值。
37.虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型。本实用新型所属技术领域中具有通常知识者，在不脱离本实用新型的精神和范围内，当可作各种的更动与润饰。因此，本实用新型的保护范围当视权利要求书所界定者为准。