一种数据采集系统的制作方法

1.本实用新型涉及数据采集技术领域，尤其涉及一种数据采集系统。


背景技术：

2.数据采集，是一种从传感器或其它待测设备等模拟或数字被测单元中采集非电量或者电量信号，并送到上位机中进行分析，处理的技术。随着数据采集技术被广泛应用于各种测试和控制领域，人们对数据采集精度的要求也越来越高。
3.尤其是在利用多个数据采集卡采集数据时，如何保证各数据采集卡同步，对于提高数据的采集精度具有重要意义。


技术实现要素：

4.本实用新型实施例提供一种数据采集系统，可以保证多个数据采集卡同步采集数据。
5.第一方面，本实用新型实施例提供了一种数据采集系统，包括第一处理器和多个数据采集卡；第一处理器包括时钟模块和驱动模块；各数据采集卡包括同步模块；时钟模块分别与各数据采集卡连接，驱动模块分别与各数据采集卡的同步模块连接；
6.驱动模块，用于向各数据采集卡的同步模块发送驱动信号；
7.数据采集卡，用于根据同步模块同时接收的驱动信号采集数据。
8.本实用新型实施例提供的数据采集系统，将第一处理器的时钟模块分别与各数据采集卡连接，使得各数据采集卡在相同的时钟下工作，同时将第一处理器的驱动模块与各数据采集卡连接，使得各数据采集卡在同一时钟下同时采集数据，从而实现了各数据采集卡同步采集数据。
附图说明
9.为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例中所需要使用的附图作简单地介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
10.图1为多个数据采集卡同步采集数据的示意图；
11.图2为多个数据采集卡不同步采集数据的示意图；
12.图3为本实用新型实施例提供的一种数据采集系统的示意图；
13.图4为本实用新型实施例提供的另一种数据采集系统的示意图；
14.图5为本实用新型实施例提供的一种第一读写存储单元的示意图。
具体实施方式
15.下面将详细描述本实用新型的各个方面的特征和示例性实施例，为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一
步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本实用新型，并不被配置为限定本实用新型。对于本领域技术人员来说，本实用新型可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本实用新型的示例来提供对本实用新型更好的理解。
16.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括所述要素的过程、物品或者设备中还存在另外的相同要素。
17.数据采集卡同步可以理解为各数据采集卡可以在同一时间点采集数据。以四个数据采集卡为例，如图1所示，数据采集卡1、数据采集卡2、数据采集卡3和数据采集卡4均在同一时间点t1采集数据，由此可以确定数据采集卡1、数据采集卡2、数据采集卡3和数据采集卡4同步。
18.反之，若各数据采集卡均不在同一时间点采集数据，则认为各数据采集卡不同步。如图2所示，数据采集卡1、数据采集卡2、数据采集卡3和数据采集卡4分别在t1、t2、t3和t4采集数据，t1、t2、t3和t4均不同，由此可以确定四个数据采集卡均不同步。
19.在进行数据采集时，为了提高数据的采集效率，通常采用多个数据采集卡。当采用多个数据采集卡采集数据时，保证各数据采集卡同步，在一定程度上可以提高数据的采集精度。
20.目前，主要是通过菊花链的方式使各数据采集卡同步采集数据。具体地，将n个数据采集卡依次连接，利用软件或硬件给第一个数据采集卡一个同步输入信号，由第一个数据采集卡输出同步输出信号，然后输入第二个数据采集卡，由第二个数据采集卡输出同步输出信号，然后输入第三个数据采集卡，依次类推，直至第n-1个数据采集卡输出同步输出信号，输入第n个数据采集卡，然后n个数据采集卡同时采集数据。
21.上述方案需要最后一个数据采集卡收到同步输出信号后，各数据采集卡才可以同步采集数据，具有一定的延时，而且采集精度较差。
22.为此，本实用新型实施例提供一种数据采集系统，可以保证各数据采集卡之间的同步，降低延时，提高采集精度。
23.下面结合具体的实施例对本实用新型实施例提供的数据采集系统进行说明。
24.图3为本实用新型实施例提供的一种数据采集系统的结构图。
25.如图3所示，该数据采集系统包括第一处理器30和多个数据采集卡31；第一处理器30包括时钟模块301和驱动模块302；各数据采集卡31包括同步模块310；时钟模块301分别与各数据采集卡31连接，驱动模块302分别与各数据采集卡31的同步模块310连接；
26.驱动模块302，用于向各数据采集卡31的同步模块310发送驱动信号；
27.数据采集卡31，用于根据同步模块310同时接收的驱动信号采集数据。
28.图3以包括四个数据采集卡31为例，数据采集卡31可以是具备数据采集功能的器件，例如可以是模数转换器(analog-to-digital converter，adc)，adc可以将模拟信号转
换成数字信号。为便于观看，图3中的第一处理器30以虚线表示。
29.以数据采集卡31为adc为例，数据采集卡31可以包括一个数据通道，也可以包括多个数据通道。当数据采集卡31包括一个数据通道时，可以支持一路模数转换；当数据采集卡31包括多个数据通道时，可以支持多路模数转换。本实用新型实施例对adc的型号不做具体限定，例如可以均采用ad7768型号的adc，也可以采用其他支持同步采集功能的型号。
30.各数据采集卡31的采样率可以相同也可以不同，以各数据采集卡31包含多个数据通道为例，各数据采集卡31的采样率不同，可以是各数据采集卡31之间至少有一个数据通道的采样率不同。
31.本实用新型实施例的各数据采集卡31包含同步模块310，表示数据采集卡31支持同步采集功能。通过同步模块310可以使各数据采集卡31同时工作。同步模块310可以是同步管脚或同步接口。
32.第一处理器30可以是可编程器件，例如可以是现场可编程逻辑门阵列(field programmable gate array，fpga)。采用可编程器件移植性较好，例如若改变可编程器件的型号，只需改变可编程器件的输入输出管脚即可，简单方便。
33.以第一处理器30采用fpga为例，如图3所示，第一处理器30可以包括时钟模块301和驱动模块302。
34.时钟模块301主要负责为逻辑系统的各个模块提供系统时钟，例如本实用新型实施例可以利用时钟模块301为数据采集系统的各数据采集卡31提供系统时钟，使各数据采集卡31可以在同源系统时钟下工作，从而保证各数据采集卡31的第一级同步。
35.时钟模块301为数据采集系统提供的系统时钟可以由fpga厂商提供的时钟管理知识产权(ip核)生成。
36.驱动模块302用于在第一处理器30的作用下向各数据采集卡31的同步模块310发送驱动信号，使各数据采集卡31在同一时钟下同时工作，从而保证各数据采集卡31的第二级同步。
37.相应地，各数据采集卡31可以基于各自同步模块310同时接收到的驱动信号采集数据，这里的数据可以包括但不限于ad数据、视频数据、网络数据、图像数据和接口数据等。
38.由此，将第一处理器的时钟模块分别与各数据采集卡连接，使得各数据采集卡在相同的时钟下工作，同时将第一处理器的驱动模块与各数据采集卡连接，使得各数据采集卡在同一时钟下同时采集数据，从而实现了各数据采集卡同步采集数据，提高了数据的采集精度，同时由于各数据采集卡可以同时接收驱动信号，降低了数据采集的延时，满足了实时性要求。
39.在一个实施例中，如图4所示，第一处理器30还包括复位模块303，复位模块303分别与各数据采集卡31连接；
40.复位模块303，用于向各数据采集卡31发送复位信号；
41.数据采集卡31，用于根据接收的复位信号进行复位。
42.为便于绘图，图4示例性的给出了两个数据采集卡31。
43.复位模块303主要负责为逻辑系统的各个模块提供复位功能，例如本实用新型实施例可以利用复位模块303为数据采集系统的各数据采集卡31提供复位功能，使各数据采集卡31可以在同一系统时钟下同时复位，保证了各数据采集卡31之间的第三级同步。
44.复位的触发方式可以采用数据采集系统上电复位、硬件按键复位、上位机指令复位等方式。
45.第一处理器30不仅可以为各数据采集卡31提供时钟、驱动和复位功能，还可以接收并存储各数据采集卡31采集的数据。
46.基于此，在一个实施例中，如图4所示，第一处理器30还可以包括第一存储模块304、数据封包模块305和时间同步模块306；第一存储模块304与数据封包模块305连接，数据封包模块305还与时间同步模块306连接；
47.第一存储模块304，用于分别存储各数据采集卡31采集的数据；
48.数据封包模块305，用于封装数据采集卡31在预设时长内采集的数据，得到数据包；
49.时间同步模块306，用于为数据包添加时间戳。
50.第一存储模块304可以采用先进先出(first input first output，fifo)存储器，当然也可以采用其他具备存储功能的器件。第一存储模块304在存储数据时，可以根据数据来源分别存储，例如可以将来自不同数据采集卡31的数据存储至不同的区域或空间，由此可以区分不同的数据。
51.数据封包模块305用于封装数据采集卡31在预设时长内采集的数据，也即为数据采集卡31在预设时长内采集的数据添加帧头和帧尾，得到数据包。预设时长的大小可以根据实际需要设定，例如可以设置为100ms，即数据封包模块305可以为数据采集卡31在100ms内采集的数据添加帧头和帧尾，得到数据包。
52.在一个实施例中，帧头可以占用4个字节，其中高两字节可以采用0x5a5a固定数，低两字节可以为帧号，例如第一帧数据，帧号为1，第二帧数据，帧号为2，第n帧数据，帧号为n。一帧即一个数据包。
53.帧尾可以占用4个字节，可以采用0x5d5d5d5d填充，也可以根据用户需求设置帧尾的方式。
54.数据采集卡31采集的数据占用的字节数可以根据实际需要设定，例如一个数据可以占用4个字节，数据高一字节可以代表状态信号，其中高半字节可以代表数据有效，低半字节可以代表数据通道号；数据低三字节可以代表数据采集卡31采集的数据。
55.由此，在传输数据时，可以以数据包为单位进行传输，简单方便，而且可以防止数据丢失。
56.时间同步模块306，用于为每一个数据包添加时间戳，由此可以明确各数据包的采集时间，为后续的数据对齐或数据处理提供依据。例如可以对时间戳相同的数据包，进行故障诊断。
57.在一个实施例中，可以直接利用fpga的时钟模块301产生时间戳；也可以以服务器的时间为基准，对fpga的时钟模块301进行校准，由校准后的时钟模块301产生时间戳；还可以以全球定位系统(global positioning system，gps)的时间为基准，对fpga的时钟模块301进行校准，由校准后的时钟模块301产生时间戳。当然还可以采用其他方式获取时间戳，本实用新型实施例不做具体限定。
58.考虑到实际应用时，各数据采集卡31的采样率不一定相同，因此数据封包模块305可以基于数据采集卡31的采样率选择对应的封装方式。
59.在一个实施例中，数据封包模块305，具体用于当各数据采集卡31的采样率至少有两个不同时，针对每个数据采集卡31，封装数据采集卡31在预设时长内采集的数据，得到数据包。
60.当各数据采集卡31均包含多个数据通道时，各数据采集卡31的采样率至少有两个不同，可以是来自不同数据采集卡31的数据通道中至少有两个数据通道的采样率不同。同一数据采集卡31的各数据通道的采样率可以相同。当各数据采集卡31仅包含一个数据通道时，各数据采集卡31的采样率至少有两个不同，可以是至少有两个数据采集卡31的采样率不同。
61.当各数据采集卡31的采样率至少有两个不同时，数据封包模块305可以针对每一个数据采集卡31，分别封装。例如针对数据采集卡1，可以封装数据采集卡1在预设时长内采集的数据，针对数据采集卡2，可以封装数据采集卡2在预设时长内采集的数据。
62.以数据采集卡31包含8个数据通道为例，在各数据采集卡31的采样率至少有两个不同时，得到的数据包的形式可以如表1所示：
63.表1各数据采集卡的采样率至少有两个不同时，数据包的形式
64.帧头8路数据帧尾
65.由此，在各数据采集卡31的采样率至少有两个不同时，针对每一个数据采集卡分别封装，可以方便后续数据的存储和处理。
66.在一个实施例中，数据封包模块305具体用于当各数据采集31的采样率均相同时，封装预设时长内各数据采集卡31采集的数据，得到数据包。
67.以三个数据采集卡31为例，每个数据采集卡31包含8个数据通道，数据通道号分别为1-24，则可以将计时开始到100ms的时间段内，三个数据采集卡31采集的数据封装为一个数据包，得到的数据包的形式可以如表2所示：
68.表2各数据采集卡的采样率相同时，数据包的形式
69.帧头24路数据帧尾
70.由此，在各数据采集卡31的采样率相同时，可以将预设时长内的各数据采集卡31采集的数据封装至一个数据包，简化了操作，节省了时间。
71.在一个实施例中，如图4所示，当各数据采集卡31的采样率至少有两个不同时，第一处理器30还可以包括第一读写模块307和第二存储模块308，第一读写模块307与第二存储模块308连接；第一读写模块307包括第一读写存储单元，第一读写存储单元包括n个存储空间，每个存储空间包括m个子空间，n的大小与数据采集卡31的数量相同，子空间用于存储不同时间戳对应的数据包；
72.第一读写存储单元，用于读取数据包，并将读取的数据包按照所属的数据采集卡和时间戳，写入对应的子空间；
73.第一读写存储单元，还用于当第二存储模块308剩余存储区域时，读取子空间中的数据包，并发送给第二存储模块308，由第二存储模块308存储。
74.在一个实施例中，第一读写模块307可以采用双倍数据速率(double data rate，ddr)同步动态随机存储器，ddr存储器可以采用ddr2、ddr3或ddr4等存储器。
75.第一读写存储单元主要负责读取第一存储模块304中的数据包，并进行ddr数据缓存。这里的数据包为添加时间戳后的数据包。
76.当各数据采集卡31的采样率至少有两个不同时，可以对第一读写存储单元进行划分。如图5所示，第一读写存储单元包括n行m列，每一行对应一个数据采集卡31，每一列对应一个时间戳，由此可以将各数据采集卡31在不同时间段采集的数据分别存储至对应的子空间。图5以n＝4为例，即对应四个数据采集卡，由上到下依次对应数据采集卡1、数据采集卡2、数据采集卡3和数据采集卡4。
77.假定数据采集卡1的采样率为128ksps，数据采集卡2的采样率为12.8ksps，数据采集卡3的采样率为25.6ksps，数据采集卡4的采样率为51.2ksps，预设时长为100ms，则一个完整的数据包长度分别为12802点、1282点、2562点和5122点。以12802点为例，12800为100ms的数据量，2为帧头和帧尾。
78.假定一个点占用4个字节，则一个完整的数据包占用的字节分别为12082*4、1282*4、2562*4和5122*4。
79.图5所示的第一读写存储单元中每个数据采集卡对应的子空间的大小可以根据完整数据包的长度进行设置。
80.例如第一行对应数据采集卡1，第二行对应数据采集卡2，第三行对应数据采集卡3，第四行对应数据采集卡4，则可以设置第一行的每个子空间可以包括25604个地址，第二行的每个子空间可以包括2564个地址，第三行的每个子空间可以包括5124个地址，第四行的每个子空间可以包括10244个地址，每个地址可以存储8个字节。
81.在一个实施例中，当第二存储模块308剩余存储区域时，第一读写存储单元可以分时读取各子空间中的数据包，并发送给第二存储模块308，由第二存储模块308存储。
82.当第二存储模块308中存储有完整的数据包时，可以将该完整的数据包通过以太网接口发送给其他处理器进行数据处理。
83.应当理解，数据包的传输需要一定的时间，当第一读写存储单元中存在完整的数据包时，可以读取该完整的数据包，发送给第二存储模块308。
84.基于此，在一个实施例中，第一读写模块307还可以包括计数单元和帧信息存储单元，计数单元与帧信息存储单元连接；
85.计数单元，用于统计第一读写存储单元中完整数据包的数量；
86.帧信息存储单元，用于当第一读写存储器中完整数据包的数量大于0时，存储对应完整数据包的帧信息，帧信息包括完整数据包所属存储空间的空间标识、完整数据包的首地址以及完整数据包的长度；
87.第一读写存储单元，具体用于当帧信息存储单元中的帧信息非空，且第二存储模块308剩余存储区域时，读取帧信息，并根据帧信息读取对应的数据包。
88.具体地，第一读写存储单元中每增加一个完整的数据包，计数单元的计数加1，基于计数单元的值可以确定第一读写存储单元中是否存在完整的数据包。
89.完整数据包所属存储空间的空间标识，可以对应的行标识。以图5为例，各存储空间的空间标识可以分别采用十六进制0x0a、0x0b、0x0c和0x0d表示。完整数据包的首地址为对应存储空间的首地址+偏移地址。
90.当第一读写存储单元中存在完整的数据包时，可以将该完整数据包的帧信息写入帧信息存储单元，当帧信息存储单元中的帧信息非空时，表示第一读写存储单元中存在完整的数据包。
91.如果此时第二存储模块308还存在剩余存储区域，第一读写存储单元可以基于帧信息存储单元中的帧信息，读取对应子空间中的数据包，并将读取的数据包发送给第二存储模块308，由第二存储模块308存储。
92.由此可以保证第一读写存储单元和第二存储模块308中的数据量动态平衡，有效防止了数据丢失。
93.在一个实施例中，当各数据采集卡31的采样率相同时，第一处理器30还可以包括第一读写模块307和第二存储模块308，第一读写模块307与第二存储模块308连接；第一读写模块307包括p个存储空间，存储空间用于存储不同时间戳对应的数据包；
94.第一读写模块307，用于读取数据包，并将读取的数据包按照时间戳，写入对应的存储空间；
95.第一读写模块307，还用于当第一读写模块307中写入完整的数据包时，读取完整的数据包，并发送给第二存储模块308，由第二存储模块308存储。
96.这里，当各数据采集卡31的采样率相同时，可以直接将第一读写模块307划分为p个存储单元，存储不同时间戳的数据包即可，p的值与时间戳的数量相同。
97.在一个实施例中，如图4所示，该数据采集系统还可以包括第二处理器32和上位机33；第二处理器32分别与第一处理器30和上位机33连接；
98.第一处理器30，还用于将数据包发送给第二处理器32；
99.第二处理器32，用于根据数据包的时间戳，对数据包进行处理，并将处理结果发送给上位机33；
100.上位机33，用于接收并展示处理结果。
101.这里，第二处理器32可以采用arm处理器(advanced risc machines)。第二处理器32可以包括以太网控制模块、数据处理模块和服务模块。
102.以太网控制模块，一方面，可以负责接收第一处理器30发送的数据包，将该数据包按照数据通道进行拆分，以及将各个数据通道的数据分时发送给数据处理模块；另一方面，负责接收数据处理模块发送的处理结果，并进行数据组包，将组包后的数据通过以太网接口发送给上位机33，由上位机33实时显示。
103.数据处理模块，一方面，负责接收以太网控制模块发送的各数据通道的数据，并进行处理，然后将处理结果发送给以太网控制模块；另一方面，负责接收以太网控制模块发送的各个数据通道的数据，并进行数据分包，然后将数据分包发送给数据存储模块进行数据存储。本实用新型实施例不限定对数据的具体处理过程。例如可以对数据进行快速傅立叶变换，或者利用用户自定义的算法对数据进行处理。
104.服务模块，主要配合上位机33实现数据存储、导出、实时显示、采集启停等操作。
105.上位机33可以是能够发出操控命令的计算机。
106.在一个实施例中，如图4所示，该数据采集系统还可以包括交换芯片34，交换芯片34分别与上位机33、第二处理器32和第一处理器30连接。
107.交换芯片34可以是支持多端口的以太网接口，用于实现第一处理器30、第二处理器32和上位机33之间的通信。
108.在一个实施例中，如图4所示，该数据采集系统还可以包括固态硬盘35，固态硬盘35与第二处理器32连接；
109.固态硬盘35，用于接收并存储第二处理器32发送的各数据采集卡31采集的数据。
110.这里的数据可以是各数据采集卡31采集的原始数据。具体地，上述数据处理模块还可以将接收到的各数据通道的数据通过通用串行总线(universal serial bus，usb)存储至固态硬盘35。
111.由此，当用户需要原始数据时，可以通过第二处理器32从固态硬盘中读取数据，并发送给上位机33或导出至本地。
112.以上所述，仅为本实用新型的具体实施方式。应理解，本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本实用新型的保护范围之内。

技术特征：
1.一种数据采集系统，其特征在于，包括第一处理器和多个数据采集卡；所述第一处理器包括时钟模块和驱动模块；各所述数据采集卡包括同步模块；所述时钟模块分别与各所述数据采集卡连接，所述驱动模块分别与各所述数据采集卡的同步模块连接；所述驱动模块，用于向各所述数据采集卡的同步模块发送驱动信号；所述数据采集卡，用于根据所述同步模块同时接收的驱动信号采集数据。2.根据权利要求1所述的系统，其特征在于，所述第一处理器还包括复位模块，所述复位模块分别与各所述数据采集卡连接；所述复位模块，用于向各所述数据采集卡发送复位信号；所述数据采集卡，用于根据接收的复位信号进行复位。3.根据权利要求1或2所述的系统，其特征在于，所述第一处理器还包括第一存储模块、数据封包模块和时间同步模块；所述第一存储模块与数据封包模块连接，所述数据封包模块还与时间同步模块连接；所述第一存储模块，用于分别存储各所述数据采集卡采集的数据；所述数据封包模块，用于封装所述数据采集卡在预设时长内采集的数据，得到数据包；所述时间同步模块，用于为所述数据包添加时间戳。4.根据权利要求3所述的系统，其特征在于，所述数据封包模块，具体用于当各所述数据采集卡的采样率至少有两个不同时，针对每个数据采集卡，封装所述数据采集卡在预设时长内采集的数据，得到数据包。5.根据权利要求4所述的系统，其特征在于，所述第一处理器还包括第一读写模块和第二存储模块，所述第一读写模块与第二存储模块连接；所述第一读写模块包括第一读写存储单元，所述第一读写存储单元包括n个存储空间，每个存储空间包括m个子空间，所述n的大小与所述数据采集卡的数量相同，所述子空间用于存储不同时间戳对应的数据包；所述第一读写存储单元，用于读取所述数据包，并将读取的数据包按照所属的数据采集卡和时间戳，写入对应的子空间；所述第一读写存储单元，还用于当所述第二存储模块剩余存储区域时，读取所述子空间中的数据包，并发送给所述第二存储模块，由所述第二存储模块存储。6.根据权利要求5所述的系统，其特征在于，所述第一读写模块还包括计数单元和帧信息存储单元，所述计数单元与帧信息存储单元连接；所述计数单元，用于统计所述第一读写存储器中完整数据包的数量；所述帧信息存储单元，用于当所述第一读写存储器中完整数据包的数量大于0时，存储对应完整数据包的帧信息，所述帧信息包括所述完整数据包所属存储空间的空间标识、所述完整数据包的首地址以及所述完整数据包的长度；所述第一读写存储单元，具体用于当所述帧信息存储单元中的帧信息非空，且所述第二存储模块剩余存储区域时，读取所述帧信息，并根据所述帧信息读取对应的数据包。7.根据权利要求3所述的系统，其特征在于，所述数据封包模块，具体用于当各所述数据采集卡的采样率相同时，封装预设时长内各所述数据采集卡采集的数据，得到数据包。8.根据权利要求7所述的系统，其特征在于，所述第一处理器还包括第一读写模块和第二存储模块，所述第一读写模块与第二存储模块连接；所述第一读写模块包括p个存储空
间，所述存储空间用于存储不同时间戳对应的数据包；所述第一读写模块，用于读取所述数据包，并将读取的数据包按照时间戳，写入对应的存储空间；所述第一读写模块，还用于当所述第一读写模块中写入完整的数据包时，读取所述完整的数据包，并发送给所述第二存储模块，由所述第二存储模块存储。9.根据权利要求3所述的系统，其特征在于，所述系统还包括第二处理器和上位机；所述第二处理器分别与所述第一处理器和上位机连接；所述第一处理器，还用于将所述数据包发送给所述第二处理器；所述第二处理器，用于根据所述数据包的时间戳，对所述数据包进行处理，并将处理结果发送给所述上位机；所述上位机，用于接收并展示所述处理结果。10.根据权利要求9所述的系统，其特征在于，所述系统还包括固态硬盘，所述固态硬盘与所述第二处理器连接；所述固态硬盘，用于接收并存储所述第二处理器发送的各所述数据采集卡采集的数据。

技术总结
本实用新型实施例公开了一种数据采集系统，包括第一处理器和多个数据采集卡；第一处理器包括时钟模块和驱动模块；各数据采集卡包括同步模块；时钟模块分别与各数据采集卡连接，驱动模块分别与各数据采集卡的同步模块连接；驱动模块，用于向各数据采集卡的同步模块发送驱动信号；数据采集卡，用于根据同步模块同时接收的驱动信号采集数据。上述方案将第一处理器的时钟模块分别与各数据采集卡连接，使得各数据采集卡在相同的时钟下工作，同时将第一处理器的驱动模块与各数据采集卡连接，使得各数据采集卡在同一时钟下同时采集数据，从而实现了各数据采集卡同步采集数据。实现了各数据采集卡同步采集数据。实现了各数据采集卡同步采集数据。


技术研发人员：聂泳忠 寇强 李红星
受保护的技术使用者：西人马（西安）测控科技有限公司
技术研发日：2021.07.12
技术公布日：2022/3/8