一种芯片测试装置的制作方法

1.本实用新型涉及测试技术领域，尤其涉及一种芯片测试装置。


背景技术：

2.在芯片的生产过程中，需要对芯片进行高温测试，以确保合格的芯片在高温环境下所有功能依然可以正常运行。在高温测试中，一般是将待测试芯片放置于温控箱中，在高温状态下运行特定程序，以待测试芯片的性能；对于芯片上各个功能接口的测试，通常是设计有专门的接口电路，通过监测接口电路的通信状态，以验证芯片接口的运行情况。
3.然而，接口电路一般比较复杂、占用面积大，温控箱中可以同时放置待测试芯片的数量较少，且接口电路需要与芯片一起经受高温环境的考验，对芯片的测试结果造成误差。
4.可见，现有的芯片测试装置存在测试效率低的问题。


技术实现要素：

5.本实用新型实施例提供一种芯片测试装置，以解决现有技术中芯片测试装置测试效率低的问题。
6.本实用新型实施例提供了一种芯片测试装置，包括芯片测试板和数据采集模块；
7.所述芯片测试板上设置有多组测试座，所述多组测试座中每组测试座包括两个测试座，每个测试座上设置有一个待测试芯片，每两个待测试芯片通过所述芯片测试板相互对接；
8.所述数据采集模块分别与各待测试芯片电连接，所述数据采集模块用于获取待测试芯片运行目标程序后生成的测试结果。
9.可选地，所述芯片测试板上嵌设有多组电路，每组测试座的引脚接入一组电路，每组电路与一组测试座的引脚相接，每两个待测试芯片通过所述芯片测试板上嵌设的一组电路相互对接。
10.可选地，每组测试座中每个测试座均包括通用异步收发传输器uart接口槽、集成电路总线iic接口槽、同步外设接口spi接口槽、模拟转换ad/da接口槽以及通用型输入输出gpio接口槽，
11.每两个待测试芯片各自的uart接口、iic接口、spi接口、ad/da接口以及gpio接口通过所述uart接口槽、iic接口槽、spi接口槽、ad/da接口槽以及gpio接口槽接入所述芯片测试板上嵌设的对应一组电路中。
12.可选地，还包括485转换器，所述数据采集模块通过所述485转换器与待测试芯片的所述uart接口电连接。
13.可选地，所述多组测试座阵列设置在所述芯片测试板上。
14.可选地，还包括电源模块，所述电源模块包括多个独立的供电单元，所述供电单元对每个待测试芯片进行单独供电。
15.可选地，还包括显示模块，所述显示模块用于显示所述测试结果。
16.可选地，所述显示模块包括第一显示单元和第二显示单元，所述第一显示单元用于显示所述测试结果中运行正常的待测试芯片，所述第二显示单元用于显示所述测试结果中运行异常的待测试芯片。
17.可选地，所述数据采集模块中还设置有通讯单元，所述通讯单元用于将所述测试结果上传至云端。
18.可选地，所述数据采集模块用于通过轮询的方式获取所述待测试芯片运行所述目标程序后生成的所述测试结果。
19.本实用新型实施例中，一组测试座中设置两个待测试芯片，且这个两个待测试芯片通过测试板相互对接，数据采集模块分别与这两个待测试芯片电连接，以获取这两个待测试芯片运行目标程序后各自生成的测试结果，从而，可以根据测试结果判断这两个待测试芯片的状态；这样，芯片测试板上设置有多组测试座，多组测试座中每组测试座包括两个测试座，使得多个待测试芯片两两配对，配对的待测试芯片通过芯片测试板相互对接，以进行交互通信完成接口测试，在有限的空间内通过本芯片测试装置可以同时测试多组待测试芯片，提高了测试效率。
附图说明
20.为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
21.图1是本实用新型实施例提供的芯片测试装置的结构示意图之一；
22.图2是本实用新型实施例提供的芯片测试装置的结构示意图之二；
23.图3是本实用新型实施例提供的芯片测试流程图示意图。
具体实施方式
24.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
25.参见图1，图1是本实用新型实施例提供的芯片测试装置的结构示意图之一，如图1所示，本实用新型实施例提供了一种芯片测试装置，包括芯片测试板10和数据采集模块20；
26.芯片测试板10上设置有多组测试座，多组测试座中每组测试座包括两个测试座，每个测试座上设置有一个待测试芯片，每两个待测试芯片通过芯片测试板10相互对接；
27.数据采集模块20分别与各待测试芯片电连接，数据采集模块20用于获取待测试芯片运行目标程序后生成的测试结果。
28.本实施方式中，一组测试座中设置两个待测试芯片，且这个两个待测试芯片通过测试板10相互对接，数据采集模块20分别与这两个待测试芯片电连接，以获取这两个待测试芯片运行目标程序后各自生成的测试结果，从而，可以根据测试结果判断这两个待测试芯片的状态；这样，芯片测试板10上设置有多组测试座，多组测试座中每组测试座包括两个
测试座，使得多个待测试芯片两两配对，配对的待测试芯片通过芯片测试板10相互对接，以进行交互通信完成接口测试，在有限的空间内通过本芯片测试装置可以同时测试多组待测试芯片，提高了测试效率。
29.具体的，如图1和图2所示，芯片测试板10可以焊接有6组测试座，6组测试座中第一组测试座可以包括测试座101-1和测试座101-2，测试座101-1和测试座101-2可以是套接字socket测试座，分别与待测试芯片a1和待测试芯片a2可拆卸连接，以方便芯片拿取，待测试芯片a1和待测试芯片a2上均设置有与数据采集模块20电连接的串口，用于定期向数据采集模块20发送测试结果；
30.需要说明的是，根据芯片测试板10的尺寸不同，设置多组测试座的数量还可以是5组、7组、8组等，同样可以达到相同的技术效果，为避免重复，在此不再赘述。
31.其中，数据采集模块20中可以设置有通讯单元，数据采集模块20将每组测试座中的各待测试芯片的测试结果进行汇总，然后打包通过通讯单元将汇总的测试结果上传至云端30，以对测试结果进行备份，方便远程查看测试进展与结果。
32.可选地，芯片测试装置还可以包括显示模块40，显示模块40用于显示测试结果。显示模块40对应的物理实体可以是本地电脑，显示模块40可以与数据采集模块20电连接以获取并显示测试结果，和/或，下载并显示云端30中的测试结果，方便测试人员随时监控测试进展与测试情况。
33.在一种可选的实施方式中，芯片测试板10上嵌设有多组电路，每组测试座的引脚接入一组电路，每组电路与一组测试座的引脚相接，每两个待测试芯片通过芯片测试板10上嵌设的一组电路相互对接；
34.第一组测试座包括测试座101-1和测试座101-2，测试座101-1和测试座101-2的引脚接入芯片测试板10上的第一电路，第一电路用于连接测试座101-1和测试座101-2中分别放置的待测试芯片a1和待测试芯片a2的接口，使得待测试芯片a1和待测试芯片a2通过芯片测试板10上嵌设的第一电路相互对接，从而减少接口电路的使用，提升空间的利用率，温控箱中可以同时放置多组待测试芯片，提升芯片测试装置的测试效率；
35.其中，多组电路的数量与多组测试座的数量相同，每组测试座的引脚分别接入对应的各组电路，一组对路与一组测试座的引脚对应相接。
36.可选地，每组测试座中每个测试座均包括通用异步收发传输器uart接口槽、集成电路总线iic接口槽、同步外设接口spi接口槽、模拟转换ad/da接口槽以及通用型输入输出gpio接口槽，
37.每两个待测试芯片各自的uart接口、iic接口、spi接口、ad/da接口以及gpio接口通过uart接口槽、iic接口槽、spi接口槽、ad/da接口槽以及gpio接口槽接入芯片测试板10上嵌设的对应一组电路中。
38.具体的，如图2所示，测试座101-1上可以设置有uart接口槽、iic接口槽、spi接口槽、ad/da接口槽以及gpio接口槽，测试座101-2上可以设置有uart接口槽、iic接口槽、spi接口槽、ad/da接口槽以及gpio接口槽，且测试座101-2上接口槽的位置可以与测试座101-1上对应接口槽的位置相对设置，以便于测试座101-1和测试座101-2的引脚接入芯片测试板10上的第一电路，使得待测试芯片a1和待测试芯片a2各自的uart接口、iic接口、spi接口、ad/da接口以及gpio接口通过测试座101-1和测试座101-2上对应的接口槽接入芯片测试板
10上的第一电路中，实现待测试芯片a1和待测试芯片a2中各接口的数据交互，以对待测试芯片a1和待测试芯片a2进行接口通信测试。
39.本实施方式中，待测试芯片运行的目标程序包括芯片自检程序和交互程序，测试结果包括运行自检程序后生成的自检结果，和运行交互程序后生成的接口测试结果；
40.对多个待测试芯片进行测试时，将待测试芯片两两配对作为一组，并固定在一组测试座中，比如，待测试芯片a1和待测试芯片a2可拆卸的固定在第一组测试座中的测试座101-1和测试座101-2中，使得待测试芯片a1的uart接口、iic接口、spi接口、ad/da接口以及gpio接口分别接入测试座101-1的uart接口槽、iic接口槽、spi接口槽、ad/da接口槽以及gpio接口槽，待测试芯片a2的uart接口、iic接口、spi接口、ad/da接口以及gpio接口分别接入测试座101-2的uart接口槽、iic接口槽、spi接口槽、ad/da接口槽以及gpio接口槽。同样的方式，在多个待测试芯片两两配对作为一组设置于芯片测试板10上多组测试座后，将芯片测试板10放入控温箱中，对各组芯片进行高温测试。
41.参见图3，图3是本实用新型实施例提供的芯片测试流程图示意图，如图3所示。外部电源打开后，输出待测试芯片所需的供电电压。待测试芯片上电后，自动开机，先运行自检程序：判断内部flash闪存、随机存取存储器(random access memory，简称ram)、内部电源管理器等电路工作是否正常，然后运行一段循环程序，对内部寄存器和flash进行几次读写操作，如运行正常，则在flash中保存一个自检结果；
42.自检通过后会运行交互程序：待测试芯片a1打开串口uart2，向配对的待测试芯片a2发送一串固定数据如12345，待测试芯片a2收到并校验通过后，会回复如67890至待测试芯片a1，如果待测试芯片a1也校验通过，则判定串口测试成功。接下来会启动iic接口通信，同样，由待测试芯片a1发起，向待测试芯片a2发送固定数据如1357，待测试芯片a2收到并校验通过后，会回复2468给待测试芯片a1，如待测试芯片a1也校验通过，则判定芯片iic接口测试成功。接下来会启动spi接口通信，由待测试芯片a1发起，向待测试芯片a2发送固定数据如abc，待测试芯片a2收到并校验通过后，会回复xyz给待测试芯片a1，如待测试芯片a1也校验通过，则判定芯片spi接口测试成功。接下来会启动模拟接口测试，由待测试芯片a1通过da接口发送一个预设的模拟电压信号给待测试芯片a2，待测试芯片a2通过ad接口采集这个模拟信号，并在芯片内部进行转换，当转换重建后的信号与预设信号相匹配时，判定待测试芯片a1的da接口与待测试芯片a2的ad接口测试成功。同样，再由待测试芯片a2的da接口向待测试芯片a1发送预设的模拟电压信号，待测试芯片a1通过ad接口采集这个模拟信号，并在芯片内部进行转换，当转换重建后的信号与预设信号相匹配时，判定待测试芯片a1的ad接口与待测试芯片a2的da接口测试成功。接下来进行io口测试，由待测试芯片a1的gpio1管脚发送一段电平高低变化的信号给待测试芯片a2，若待测试芯片a2对应的gpio1管脚收到并响应了待测试芯片a1发送的信号，则判定gpio1管脚测试成功。同样的，可以由待测试芯片a2的gpio2管脚向待测试芯片a1发送一段电平高低变化的信号，若待测试芯片a1接收和响应都正确的话，则判定gpio2管脚测试成功。以上，可以是芯片交互通信测试的整体流程。若测试全部通过，则待测试芯片a1和待测试芯片a2分别在自己的内部flash中存储测试结果。若中途某一步测试未通过，则待测试芯片重复运行该测试步骤，若重复3次测试都未通过，则跳过该步骤，进行下一步测试，并将最终的测试结果保存在内部flash中。
43.可选地，还包括485转换器50，数据采集模块20通过485转换器50与待测试芯片的
uart接口电连接。
44.每个待测试芯片都从各自的uart1接口对外输出测试结果，uart1接口外接485转换器50，将uart信号转换为485信号，这样可以增加传输距离。
45.其中，数据采集模块20可以通过轮询的方式获取待测试芯片运行目标程序后生成的测试结果，以减少待测试芯片主动上报这种方法带来的数据冲突。
46.数据采集模块20将所有待测试芯片本轮测试结果都收集后，打包发送到显示模块40以进行展示，和/或通过有线或无线传输的方式发送到云端30。从而，可以通过查看测试结果进行判定，若上传的测试结果都是通过，则不进行任何提示，若上传的测试结果有不通过项，则可以进行告警，提示测试人员进行关注。以此可以实现自动化测试，并实时记录测试结果。提高了芯片测试装置的测试效率。
47.可选地，显示模块40可以包括第一显示单元和第二显示单元，第一显示单元用于显示测试结果中运行正常的待测试芯片，第二显示单元用于显示测试结果中运行异常的待测试芯片。
48.若上传的测试结果都是通过，则不进行任何提示，在第一显示单元中显示本次测试信息；若上传的测试结果有不通过项，则可以通过第二显示单元进行告警，在第二显示单元中显示运行异常的待测试芯片所在的位置，方便测试人员迅速在多组测试座中找到运行异常的待测试芯片，从而提高了芯片测试装置的测试效率。
49.可选地，多组测试座可以是阵列设置在芯片测试板10上。
50.本实施方式中，多组测试座中各组测试座可以是成行和/或成列的阵列设置在芯片测试板10上，使得各组测试座之间相互独立，采用该方案可以同时对多组芯片进行测试，提高了芯片测试板10上空间的利用率，从而提高测试效率。
51.需要说明的是，根据芯片测试板10中嵌设的电路，以及待测试芯片不同的接口设置位置的不同，多组测试座还可以是成圆周阵列或交错设置在芯片测试板10上，同样可以达到相同的技术效果，为避免重复，在此不再赘述。
52.可选地，还包括电源模块60，电源模块60包括多个独立的供电单元，供电单元对每个待测试芯片进行单独供电。
53.本实施方式中，电源模块60可以接入外部电源，在进行测试时，通过多个独立的供电单元向每个待测试芯片输出所需的电压，多个供电单元的数量和多个待测试芯片的数量相同，各供电单元之间相互独立，减少测试过程中由于电压波动引起误差的情况，提高了测试结果的准确性。
54.其中，待测试芯片运行所需的低频时钟32khz与高频时钟8mhz也是独立配置。可以是在每个测试座中设置低频时钟32khz与高频时钟8mhz的接口槽，每个待测试芯片通过对应测试座中低频时钟32khz与高频时钟8mhz的接口槽分别与低频时钟32khz与高频时钟8mhz连接，以进一步提升芯片运行的独立性，减少测试过程中出现误差的情况，提高了测试结果的准确性，从而提高了测试效率。
55.需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该
要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本实用新型实施方式中的方法和装置的范围不限于按所讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。
56.上面结合附图对本实用新型的实施例进行了描述，但是本实用新型并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本实用新型的启示下，在不脱离本实用新型宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本实用新型的保护之内。

技术特征：
1.一种芯片测试装置，其特征在于，包括芯片测试板和数据采集模块；所述芯片测试板上设置有多组测试座，所述多组测试座中每组测试座包括两个测试座，每个测试座上设置有一个待测试芯片，每两个待测试芯片通过所述芯片测试板相互对接；所述数据采集模块分别与各待测试芯片电连接，所述数据采集模块用于获取待测试芯片运行目标程序后生成的测试结果。2.根据权利要求1所述的芯片测试装置，其特征在于，所述芯片测试板上嵌设有多组电路，每组测试座的引脚接入一组电路，每组电路与一组测试座的引脚相接，每两个待测试芯片通过所述芯片测试板上嵌设的一组电路相互对接。3.根据权利要求2所述的芯片测试装置，其特征在于，每组测试座中每个测试座均包括通用异步收发传输器uart接口槽、集成电路总线iic接口槽、同步外设接口spi接口槽、模拟转换ad/da接口槽以及通用型输入输出gpio接口槽，每两个待测试芯片各自的uart接口、iic接口、spi接口、ad/da接口以及gpio接口通过所述uart接口槽、iic接口槽、spi接口槽、ad/da接口槽以及gpio接口槽接入所述芯片测试板上嵌设的对应一组电路中。4.根据权利要求3所述的芯片测试装置，其特征在于，还包括485转换器，所述数据采集模块通过所述485转换器与待测试芯片的所述uart接口电连接。5.根据权利要求1所述的芯片测试装置，其特征在于，所述多组测试座阵列设置在所述芯片测试板上。6.根据权利要求1所述的芯片测试装置，其特征在于，还包括电源模块，所述电源模块包括多个独立的供电单元，所述供电单元对每个待测试芯片进行单独供电。7.根据权利要求1所述的芯片测试装置，其特征在于，还包括显示模块，所述显示模块用于显示所述测试结果。8.根据权利要求7所述的芯片测试装置，其特征在于，所述显示模块包括第一显示单元和第二显示单元，所述第一显示单元用于显示所述测试结果中运行正常的待测试芯片，所述第二显示单元用于显示所述测试结果中运行异常的待测试芯片。9.根据权利要求1所述的芯片测试装置，其特征在于，所述数据采集模块中还设置有通讯单元，所述通讯单元用于将所述测试结果上传至云端。10.根据权利要求1所述的芯片测试装置，其特征在于，所述数据采集模块用于通过轮询的方式获取所述待测试芯片运行所述目标程序后生成的所述测试结果。

技术总结
本实用新型提供一种芯片测试装置，包括芯片测试板和数据采集模块；芯片测试板上设置有多组测试座，多组测试座中每组测试座包括两个测试座，每个测试座上设置有一个待测试芯片，每两个待测试芯片通过芯片测试板相互对接；数据采集模块分别与各待测试芯片电连接，数据采集模块用于获取待测试芯片运行目标程序后生成的测试结果。使得多个待测试芯片两两配对，配对的待测试芯片通过芯片测试板相互对接，以进行交互通信完成接口测试，在有限的空间内通过本芯片测试装置可以同时测试多组待测试芯片，提高了测试效率。提高了测试效率。提高了测试效率。


技术研发人员：刘晨
受保护的技术使用者：芯昇科技有限公司
技术研发日：2021.09.24
技术公布日：2022/3/8