一种集成LC滤波器及其制造方法

一种集成lc滤波器及其制造方法
技术领域
1.本发明涉及一种集成lc滤波器及其制造方法。


背景技术：

2.lc滤波器在射频电路、电源管理、抗电磁干扰等领域具有广泛应用。lc滤波器的小型化、集成化对于减小尺寸、降低成本、提高电子系统集成度具有重要作用。然而，小型化、集成化带来的尺寸、工艺限制为高性能集成lc滤波器的实现增加了难度。
3.如图1所示，为现有的一种集成lc滤波器的截面图。设置于衬底表面的第一导电层、第一介质层、第二导电层形成的叠层结构为集成lc滤波器提供电容，电容大小由c＝εa/d决定，其中ε为第一介质层材料的介电常数，a为电容有效面积，d为第一介质层的厚度。由于电容有效面积为第一导电层、第一介质层、第二导电层重叠区域的面积，该结构电容有效面积不超过衬底尺寸，无法提供大容值的电容。设置于衬底表面最顶层的第三导电层通过图形化形成的螺旋形绕组为集成lc滤波器提供电感。受工艺限制，设置于衬底表面最顶层的第三导电层线条宽度通常大于线条厚度，不易形成非常厚的第三导电层，无法提供低寄生电阻的电感。


技术实现要素：

4.本发明的目的在于，针对背景技术存在的缺陷，提出了一种新型的集成lc滤波器。本发明通过在衬底表面设置凹槽，并将集成lc滤波器的电容和电感均主要设置于凹槽内(凹槽外区域仍提供少量电容值)，共用凹槽面积和加工工艺，同时利用凹槽的侧面积和深度增加电容有效面积和电感导电绕组厚度，以实现工艺简单、面积利用率高、电容密度大、电感寄生电阻小等有益效果。
5.为实现上述目的，本发明采用的技术方案如下：
6.一种集成lc滤波器，其特征在于，包括衬底、第一导电层、第一介质层和第二导电层；所述衬底的第一表面开设有至少一个第一凹槽，所述第一导电层、第一介质层、第二导电层依次设置于已形成所述至少一个第一凹槽的所述衬底的第一表面；所述第一导电层、所述第一介质层和所述第二导电层形成的叠层结构为所述集成lc滤波器提供电容；所述至少一个第一凹槽包括一个连续线条形第一凹槽，所述连续线条形第一凹槽内设置的所述第二导电层形成与所述连续线条形第一凹槽匹配的导电绕组，所述导电绕组为所述集成lc滤波器提供电感。
7.进一步地，所述第一导电层在包括所述至少一个第一凹槽表面的所述衬底的第一表面连续，所述第二导电层设置于所述至少一个第一凹槽内部。
8.进一步地，所述至少一个第一凹槽的截面为矩形或者梯形。
9.进一步地，所述至少一个第一凹槽的深度大于开口宽度。
10.进一步地，所述衬底为高阻硅，所述第一导电层为重掺杂的硅，所述第一介质层为氧化硅、氮化硅或者高k介质，所述第二导电层为铜。
11.进一步地，所述第二导电层完全填充所述至少一个第一凹槽。
12.优选地，所述连续线条形第一凹槽为螺旋形第一凹槽。
13.优选地，所述集成lc滤波器的第一端口耦合到所述导电绕组的一端和所述第一导电层之间，所述集成lc滤波器的第二端口耦合到所述导电绕组的另一端和所述第一导电层之间。
14.优选地，所述第一凹槽还包括一组非连续第一凹槽，所述一组非连续第一凹槽内设置的所述第一导电层、第一介质层、第二导电层形成的叠层结构提供集成lc滤波器的电容。
15.本发明还提供了一种集成lc滤波器的制造方法，包括以下步骤：
16.在半导体衬底上形成从衬底表面延伸至内部的第一凹槽；
17.在包括所述第一凹槽表面的所述衬底表面引入高浓度掺杂杂质形成第一导电层；
18.在所述第一导电层表面采用原子层沉积等化学气相沉积方法或热氧化方法形成第一介质层；
19.在所述第一介质层表面溅射种子层，然后电镀形成第二导电层；
20.研磨、化学机械抛光或者刻蚀，去除所述第一凹槽区域以外的第二导电层，保留位于凹槽内的第二导电层；
21.在所述至少一个第一凹槽区域以外形成第一介质层的刻蚀窗口，在刻蚀窗口处露出第一导电层以便结合后续工艺进行电学连接。
22.与现有技术相比，本发明的有益效果为：
23.本发明提供的一种新型的集成lc滤波器，通过在衬底表面设置凹槽，并将集成lc滤波器的电容和电感均主要设置于凹槽内(凹槽外区域仍提供少量电容值)，共用凹槽面积和加工工艺，同时利用凹槽的侧面积和深度增加电容有效面积和电感导电绕组厚度，以实现工艺简单、面积利用率高、电容密度大、电感寄生电阻小等有益效果。
附图说明
24.图1为现有的一种集成lc滤波器的截面图；
25.图2为本发明提供的一种集成lc滤波器的截面图；
26.图3为本发明实施例1提供的集成lc滤波器的截面图；
27.图4为本发明实施例1提供的集成lc滤波器的俯视图；
28.图5为本发明实施例1提供的集成lc滤波器的等效电路图；
29.图6为本发明实施例2提供的第一凹槽的俯视图；
30.图7a至7f为实施例3提供的一种集成lc滤波器的制备流程图。
具体实施方式
31.下面结合附图和实施例，详述本发明的技术方案。
32.本发明提供了一种集成lc滤波器，其截面图如图2所示，包括衬底、第一导电层、第一介质层和第二导电层；所述衬底的第一表面开设有至少一个第一凹槽，所述第一导电层、第一介质层和第二导电层依次设置于已形成所述至少一个第一凹槽的所述衬底的第一表面；所述第一导电层设置于所述第一介质层和衬底之间，所述第一介质层设置于所述第一
导电层和第二导电层之间；所述第一导电层、所述第一介质层和所述第二导电层形成的叠层结构为所述集成lc滤波器提供电容；所述至少一个第一凹槽包括一个连续线条形第一凹槽，所述连续线条形第一凹槽内设置的所述第二导电层形成与所述连续线条形第一凹槽匹配的金属绕组，所述金属绕组为所述集成lc滤波器提供电感。可以看到，本发明集成lc滤波器的电容和电感均主要设置于第一凹槽内(第一凹槽外区域仍提供少量电容值)，第二导电层既作为电容电极又作为电感绕组，电容和电感可以共用凹槽面积和加工工艺，具有集成度高、工艺简单等有益效果。由于第一凹槽的侧壁提供了额外的电容面积，在介质层材料和厚度相同、占用衬底尺寸相同的情况下，本发明比设置于平坦衬底表面的结构可以提供更大电容值。假定第一凹槽的截面为矩形，深度为t，开口宽度为w，第一凹槽区域在整个衬底尺寸的面积占比为k(0《k《1)，则本发明电容值相比于设置于平坦衬底表面的结构增加比例可以达到2kt/w，因此本发明具有电容密度大的有益效果，第一凹槽区域的面积占比越大、第一凹槽的深宽比越大，则电容值越大。另一方面，由于第一导电层可以通过对第一凹槽衬底表面进行掺杂得到，从而不占用第一凹槽的截面积，而第一介质层作为电容的介质层厚度一般很小(电容值与介质厚度成反比)，电感金属绕组可以近似利用第一凹槽的整个截面积以降低寄生电阻。由于硅等衬底材料具有成熟的高深宽比深槽刻蚀工艺，铜电镀等导电层制备工艺具有非常好的沟槽填充能力，通过增大第一凹槽的深度，本发明通过沟槽填充制备的第二导电层形成的电感绕组易于实现很大的绕组厚度(例如大于20微米)，因此本发明具有电感寄生电阻小的有益效果。
33.本发明提供的一种新型集成lc滤波器，包括衬底、第一导电层、第一介质层和第二导电层；所述衬底的第一表面开设有至少一个第一凹槽，所述第一导电层、第一介质层和第二导电层依次设置于已形成所述至少一个第一凹槽的所述衬底的第一表面；所述第一导电层设置于所述第一介质层和衬底之间，所述第一介质层设置于所述第一导电层和第二导电层之间；所述第一导电层、所述第一介质层和所述第二导电层形成的叠层结构为所述集成lc滤波器提供电容；所述至少一个第一凹槽包括一个连续线条形第一凹槽，所述连续线条形第一凹槽内设置的所述第二导电层形成与所述连续线条形第一凹槽匹配的金属绕组，所述金属绕组为所述集成lc滤波器提供电感。一般地，所述第一导电层在包括所述至少一个第一凹槽表面的所述衬底的第一表面连续，所述第二导电层设置于所述至少一个第一凹槽内部。一般地，所述至少一个第一凹槽的截面为矩形或者梯形。一般地，所述第二导电层完全填充第一凹槽。一般地，所述第一导电层的材料为重掺杂的半导体材料。一般地，所述第一介质层为氧化硅、氮化硅或者高k介质。一般地，所述第二导电层的材料为铜。优选地，所述衬底为高阻硅。优选地，所述至少一个第一凹槽的深度大于开口宽度。优选地，所述至少一个第一凹槽的深度大于20微米。
34.实施例1
35.实施例1所述的集成lc滤波器，截面如图3所示，所述第一凹槽的截面为矩形；所述第一导电层在第一凹槽和其他区域的整个衬底表面连续；所述第一导电层的材料为重掺杂的硅；所述第二导电层为铜，位于第一凹槽内并完全填充第一凹槽；所述第一介质层为氧化硅；所述衬底为高阻硅。所述第一凹槽的深度大于20微米；所述第二导电层厚度大于20微米。所述连续线条形第一凹槽为螺旋形第一凹槽，所述螺旋形第一凹槽内设置的所述第二导电层形成与所述螺旋形第一凹槽匹配的螺旋形金属绕组，所述第一导电层通过第一介质
层在第一凹槽区域以外的刻蚀窗口露出表面，所述集成lc滤波器的第一端口耦合到所述螺旋形金属绕组的一端和所述第一导电层之间，所述集成lc滤波器的第二端口耦合到所述螺旋形金属绕组的另一端和所述第一导电层之间，从衬底表面上方的俯视图形如图4所示，等效电路图如图5所示。
36.实施例2
37.实施例2所述的集成lc滤波器，所述第一凹槽的截面为矩形；所述第一导电层在整个衬底表面连续；所述第一导电层的材料为重掺杂的硅；所述第二导电层为铜，位于第一凹槽内并完全填充第一凹槽；所述第一介质层为氧化硅；所述衬底为高阻硅。所述第一凹槽的深度大于20微米；所述第二导电层厚度大于20微米。所述连续线条形第一凹槽为螺旋形第一凹槽，所述第一凹槽还包括一组非连续第一凹槽，所述一组非连续第一凹槽的单个凹槽图形为圆形、方形、六边形或其他有利于增大周长的图形，所述螺旋形第一凹槽位于衬底面积外围部分，所述一组非连续第一凹槽位于衬底面积中央部分，所述第一凹槽从衬底表面上方的俯视图形如图6所示(一组非连续第一凹槽的单个凹槽图形以圆形为例)；所述螺旋形第一凹槽内设置的所述第二导电层形成与所述螺旋形第一凹槽匹配的螺旋形金属绕组，提供集成lc滤波器的电感；所述一组非连续第一凹槽内设置的所述第一导电层、第一介质层、第二导电层形成的结构提供集成lc滤波器的电容。
38.实施例3
39.如图7所示，本发明集成lc滤波器的制备方法包括以下步骤：在半导体衬底上形成从衬底表面延伸至内部的第一凹槽，如图7a所示；在包括所述第一凹槽表面的所述衬底表面引入高浓度掺杂杂质形成第一导电层，如图7b所示；在所述第一导电层表面采用原子层沉积等化学气相沉积方法或热氧化方法形成第一介质层，如图7c所示；在所述第一介质层表面溅射种子层，然后电镀形成第二导电层，如图7d所示；研磨、化学机械抛光或者刻蚀，去除所述第一凹槽区域以外的第二导电层，保留位于凹槽内的第二导电层，如图7e所示；在所述至少一个第一凹槽区域以外形成第一介质层的刻蚀窗口，在刻蚀窗口处露出第一导电层以便电学连接，如图7f所示。所述衬底可以为高阻硅。从所述衬底的表面延伸至所述衬底的内部的凹槽可以采用反应离子刻蚀的工艺方法。在包括所述第一凹槽表面的所述衬底表面引入高浓度掺杂杂质可以采用杂质扩散或者倾斜离子注入等方法。第一介质层可以为氧化硅、氮化硅或者两者的组合。溅射的种子层可以为钛/铜或者钛钨/铜。第二导电层的电镀可以采用超填充(super-filling)铜电镀(即主要在凹槽底部电镀，直至填充)完全填充凹槽，形成近似矩形或梯形的截面。

技术特征：
1.一种集成lc滤波器，其特征在于，包括衬底、第一导电层、第一介质层和第二导电层；所述衬底的第一表面开设有至少一个第一凹槽，所述第一导电层、第一介质层、第二导电层依次设置于已形成所述至少一个第一凹槽的所述衬底的第一表面；所述第一导电层、所述第一介质层和所述第二导电层形成的叠层结构为所述集成lc滤波器提供电容；所述至少一个第一凹槽包括一个连续线条形第一凹槽，所述连续线条形第一凹槽内设置的所述第二导电层形成与所述连续线条形第一凹槽匹配的导电绕组，所述导电绕组为所述集成lc滤波器提供电感。2.根据权利要求1所述的集成lc滤波器，其特征在于，所述第一导电层在包括所述至少一个第一凹槽表面的所述衬底的第一表面连续，所述第二导电层设置于所述至少一个第一凹槽内部。3.根据权利要求1所述的集成lc滤波器，其特征在于，所述至少一个第一凹槽的截面为矩形或者梯形。4.根据权利要求1所述的集成lc滤波器，其特征在于，所述至少一个第一凹槽的深度大于开口宽度。5.根据权利要求1所述的集成lc滤波器，其特征在于，所述衬底为高阻硅，所述第一导电层为重掺杂的硅，所述第一介质层为氧化硅、氮化硅或者高k介质，所述第二导电层为铜。6.根据权利要求1所述的集成lc滤波器，其特征在于，所述第二导电层完全填充所述至少一个第一凹槽。7.根据权利要求1所述的集成lc滤波器，其特征在于，所述连续线条形第一凹槽为螺旋形第一凹槽。8.根据权利要求1所述的集成lc滤波器，其特征在于，所述集成lc滤波器的第一端口耦合到所述导电绕组的一端和所述第一导电层之间，所述集成lc滤波器的第二端口耦合到所述导电绕组的另一端和所述第一导电层之间。9.根据权利要求1所述的集成lc滤波器，其特征在于，所述第一凹槽还包括一组非连续第一凹槽，所述一组非连续第一凹槽内设置的所述第一导电层、第一介质层、第二导电层形成的叠层结构提供集成lc滤波器的电容。10.一种集成lc滤波器的制造方法，包括以下步骤：在半导体衬底上形成从衬底表面延伸至内部的第一凹槽；在包括所述第一凹槽表面的所述衬底表面引入高浓度掺杂杂质形成第一导电层；在所述第一导电层表面采用原子层沉积等化学气相沉积方法或热氧化方法形成第一介质层；在所述第一介质层表面溅射种子层，然后电镀形成第二导电层；研磨、化学机械抛光或者刻蚀，去除所述第一凹槽区域以外的第二导电层，保留位于凹槽内的第二导电层；在所述至少一个第一凹槽区域以外形成第一介质层的刻蚀窗口，在刻蚀窗口处露出第一导电层以便结合后续工艺进行电学连接。

技术总结
一种集成LC滤波器，包括衬底、第一导电层、第一介质层和第二导电层；所述衬底的第一表面开设有至少一个第一凹槽，所述第一导电层、第一介质层、第二导电层依次设置于已形成所述至少一个第一凹槽的所述衬底的第一表面；所述第一导电层、所述第一介质层和所述第二导电层形成的叠层结构为所述集成LC滤波器提供电容；所述至少一个第一凹槽包括一个连续线条形第一凹槽，所述连续线条形第一凹槽内设置的所述第二导电层形成与所述连续线条形第一凹槽匹配的导电绕组，所述导电绕组为所述集成LC滤波器提供电感。本发明通过在衬底表面设置凹槽，并将集成LC滤波器的电容和电感均主要设置于凹槽内(凹槽外区域仍提供少量电容值)，共用凹槽面积和加工工艺，同时利用凹槽的侧面积和深度增加电容有效面积和电感导电绕组厚度，具有工艺简单、面积利用率高、电容密度大、电感寄生电阻小等有益效果。阻小等有益效果。阻小等有益效果。


技术研发人员：伍荣翔
受保护的技术使用者：电子科技大学
技术研发日：2021.12.03
技术公布日：2022/3/8