一种量子阱结构、LED芯片及制作方法与流程

一种量子阱结构、led芯片及制作方法
技术领域
1.本发明涉及led技术领域，更具体地说，涉及一种量子阱结构、led芯片及制作方法。


背景技术：

2.发光二极管(led)作为一种新型的半导体固态光源，其优越的性能在照明领域掀起新的浪潮。尤其是mini-led，由于其与传统led相比，颗粒更小、显示效果更加细腻、亮度更高，已经成为当今国内外科学研究的热点。
3.随着科技的进步与工艺水平的提高，mini-led在发光效率、外延生长技术等方面也取得了巨大的突破，但是相比于传统led，mini-led仍然存在一些问题亟待解决，例如，mini-led对于外延波长均匀性的要求尤其偏高，这也是目前制约mini-led技术发展的重要因素之一。
4.目前，量子阱结构可以应用于mini-led提升外延片波长均匀性和亮度。但是由于传统的多层量子阱inyga
1-y
n层和gan层超晶格结构中inyga
1-y
n层的inn热稳定性偏低，容易造成受热分解的inn空位，从而加剧inyga
1-y
n层中in的偏析和富集现象，而这会造成多层量子阱中inyga
1-y
n层和gan层超晶格结构中异质结材料间应力不均匀，从而造成波长均匀性差和内量子效率下降等问题。


技术实现要素：

5.有鉴于此，为解决上述问题，本发明提供一种量子阱结构、led芯片及制作方法，技术方案如下：
6.一种量子阱结构，所述量子阱结构包括：
7.多个量子阱叠层，多个所述量子阱叠层在第一方向上依次堆叠设置；
8.任一所述量子阱叠层包括在所述第一方向上依次堆叠的inyga
1-y
n层、超晶格治疗层、以及gan层，其中，y的取值范围为0.16-0.2；
9.所述第一方向垂直于所述inyga
1-y
n层所在平面，且由所述inyga
1-y
n层指向所述gan层；
10.所述超晶格治疗层包括多个晶格叠层，多个所述晶格叠层在所述第一方向上依次堆叠设置；
11.任一所述晶格叠层包括在所述第一方向上，依次堆叠的inn层、以及in
x
ga
1-x
n层，其中，x的取值范围为0.16-0.2。
12.优选的，在上述量子阱结构中，所述超晶格治疗层包括2层-5层的晶格叠层。
13.优选的，在上述量子阱结构中，所述inn层的厚度范围为0.1nm-0.4nm。
14.优选的，在上述量子阱结构中，所述in
x
ga
1-x
n层的厚度范围为0.1nm-0.4nm。
15.优选的，在上述量子阱结构中，所述inyga
1-y
n层的厚度范围为1.5nm-4nm。
16.优选的，在上述量子阱结构中，所述gan层的厚度范围为10nm-12nm。
17.优选的，在上述量子阱结构中，所述量子阱结构还包括：
18.应力释放层；
19.所述应力释放层包括多个浅阱层，多个所述浅阱层在所述第一方向上堆叠设置；
20.任一所述浅阱层包括在所述第一方向上依次堆叠的ingan层、以及gan层。
21.优选的，在上述量子阱结构中，所述应力释放层包括至少一层所述浅阱层。
22.一种led芯片，所述芯片包括：
23.衬底；
24.位于所述衬底一侧的量子阱结构；
25.所述量子阱结构为上述任一项所述的量子阱结构；
26.位于所述衬底和所述量子阱结构之间，且在第二方向上依次堆叠设置的缓冲层、u型氮化镓层以及n型半导体层；
27.其中，所述第二方向垂直于所述衬底所在平面，且由所述衬底指向所述量子阱结构；
28.位于所述量子阱结构背离所述衬底一侧的p型氮化镓层。
29.一种led芯片的制作方法，用于制作上述所述的led芯片，所述制作方法包括：
30.提供一所述衬底；
31.在所述衬底上沿所述第二方向，依次形成缓冲层、u型氮化镓层以及n型半导体层；
32.在所述n型半导体层背离所述衬底的一侧形成量子阱结构；所述量子阱结构为上述任一项所述的量子阱结构；
33.在所述量子阱结构背离所述衬底一侧形成p型氮化镓层。
34.相较于现有技术，本发明实现的有益效果为：
35.本发明提供的一种量子阱结构，包括了多个量子阱叠层，该量子阱叠层包括了inyga
1-y
n层、超晶格治疗层、以及gan层，其中超晶格治疗层又包括了inn层、以及in
x
ga
1-x
n层。由于inn层、以及in
x
ga
1-x
n层中in的迁移率偏高，能有效补偿量子阱结构inyga
1-y
n层中受热分解的inn空位，修复inyga
1-y
n层的晶格缺陷，同时改善inyga
1-y
n层中in的偏析和富集现象，使得in的组分分布均匀，为后续的gan生长提供了一个质量良好且清晰的界面。在in组分和整体晶格质量均得到改善后，inyga
1-y
n层和gan层由于晶格失配产生的应力也相应减小，从而降低了量子斯塔克效应导致的电子和空穴的空间波函数的分离程度，继而提升了波长均匀性和内量子效率。
附图说明
36.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
37.图1为本发明实施例提供的一种量子阱结构的部分结构示意图；
38.图2为本发明实施例提供的一种量子阱结构的部分结构示意图；
39.图3为本发明实施例提供的一种量子阱结构的结构示意图；
40.图4为本发明实施例提供的一种led芯片的结构示意图；
41.图5为本发明实施例提供的一种led芯片的制作方法的流程示意图。
具体实施方式
42.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
43.基于背景技术中记载的内容，在本技术的发明创造过程中，发明人发现传统多层量子阱结构直接由inyga
1-y
n层和gan层组成，由于这两种材料的晶格常数存在差异，导致了极化场的出现，从而导致能带弯曲，内应力应运而生，同时由于inn材料的热稳定能力比较差，由量子阱到量子垒的升温过程中容易造成量子阱中出现inn空位，造成量子阱和量子垒中内应力分布不均匀，电子空间波函数和空穴空间波函数出现相分离，波长均匀性容易变差。
44.基于这些技术缺陷，本技术提供了一种量子阱结构，所述量子阱结构包括：
45.多个量子阱叠层，多个所述量子阱叠层在第一方向上依次堆叠设置；
46.任一所述量子阱叠层包括在所述第一方向上依次堆叠的inyga
1-y
n层、超晶格治疗层、以及gan层，其中，y的取值范围为0.16-0.2；
47.所述第一方向垂直于所述inyga
1-y
n层所在平面，且由所述inyga
1-y
n层指向所述gan层；
48.所述超晶格治疗层包括多个晶格叠层，多个所述晶格叠层在所述第一方向上依次堆叠设置；
49.任一所述晶格叠层包括在所述第一方向上，依次堆叠的inn层、以及in
x
ga
1-x
n层，其中，x的取值范围为0.16-0.2。
50.本技术较传统的多层量子阱结构在inyga
1-y
n层与gan层之间增加了超晶格治疗层，该超晶格治疗层包括了inn层、以及in
x
ga
1-x
n层。由于inn层、以及in
x
ga
1-x
n层中in的迁移率偏高，能有效补偿量子阱结构inyga
1-y
n层中受热分解的inn空位，修复inyga
1-y
n层的晶格缺陷，同时改善inyga
1-y
n层中in的偏析和富集现象，使得其可以明显降低器件的波长标准差(std)和波长半峰宽(hw)，达到改善波长均匀性的目的，同时由于量子阱和量子垒间界面得到了修复和改善，亮度也会得到提升，这对于目前mini-led的量产中遇到的波长均匀性瓶颈是一个良好的改善和补充。
51.为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
52.参考图1，图1为本发明实施例提供的一种量子阱结构的部分结构示意图。
53.所述量子阱结构包括：
54.多个量子阱叠层h，多个所述量子阱叠层h在第一方向k上依次堆叠设置。
55.任一所述量子阱叠层h包括在所述第一方向k上依次堆叠的inyga
1-y
n层11、超晶格治疗层n、以及gan层14，其中，y的取值范围为0.16-0.2。
56.所述第一方向k垂直于所述inyga
1-y
n层11所在平面，且由所述inyga
1-y
n层11指向所述gan层14。
57.所述超晶格治疗层n包括多个晶格叠层m，多个所述晶格叠层m在所述第一方向k上依次堆叠设置。
58.任一所述晶格叠层m包括在所述第一方向k上，依次堆叠的inn层12、以及in
x
ga
1-x
n层13，其中，x的取值范围为0.16-0.2。
59.在该实施例中，如图1所示，l所代表的是循环叠加多个量子阱叠层h的周期数，例如，循环10个周期的量子阱叠层h，即在第一方向k上对量子阱叠层h进行10次的堆叠，此时l＝10。
60.需要说明的是，在inyga
1-y
n层11和gan层14中间增加超晶格治疗层n，由于超晶格治疗层n中in的迁移率偏高，能有效填补inyga
1-y
n层11中出现的inn空位，修复inyga
1-y
n层11的晶格缺陷，改善其in组分的分布均匀性，提升inyga
1-y
n层11晶格质量，减小非辐射复合中心。
61.inyga
1-y
n层11作为发光层，在in组分和整体晶格质量均得到改善的情况下，异质结间由于晶格失配产生的内应力会更小和更均匀，电子空间波函数和空穴空间波函数交叠的区域会更多，辐射复合占比提升，波长均匀性和内量子效率都能得到提升。
62.后续由于超晶格治疗层n能有效改善inyga
1-y
n层11中in的偏析和富集现象，异质结界面更清晰，gan层14的晶体质量也能提升，对于整体的inyga
1-y
n层11又起到了一个正回馈的保护作用，gan层14中位错密度更低的情况下内量子效率也能得到提高。
63.可选的，x的取值范围为0.16-0.2，例如，可以将x的取值设置为0.17或0.18或0.19等；y的取值范围为0.16-0.2，例如，可以将y的取值设置为0.16或0.18或0.19等。
64.需要说明的是，x与y的取值可以相同，也可以不相同，不做具体的限定。
65.可选的，所述超晶格治疗层n包括2层-5层的晶格叠层m。
66.需要说明的是，如图1所示，z所代表的是循环叠加多个晶格叠层m的周期数，在该实施例中，2＜z＜5，例如，z＝3或z＝4。
67.可选的，所述inn层12的厚度范围为0.1nm-0.4nm，例如，将inn层12的厚度设置为0.2nm或0.25nm或0.3nm等。
68.需要说明的是，inn层12的生长温度为700℃-850℃，例如，将inn层12的生长温度设置为770℃或800℃或840℃等。
69.可选的，所述in
x
ga
1-x
n层13的厚度范围为0.1nm-0.4nm，例如，将in
x
ga
1-x
n13层的厚度设置为0.15nm或0.2nm或0.35nm等。
70.需要说明的是，in
x
ga
1-x
n层13的生长温度为700℃-850℃，例如，将in
x
ga
1-x
n层13的生长温度设置为720℃或770℃或840℃等。
71.可选的，所述inyga
1-y
n层11的厚度范围为1.5nm-4nm，例如，将inyga
1-y
n层11的厚度设置为2.5nm或3nm或3.5nm等。
72.需要说明的是，inyga
1-y
n层11的生长温度为700℃-850℃，例如，将inyga
1-y
n层11的生长温度设置为750℃或770℃或820℃等。
73.可选的，所述gan层14的厚度范围为10nm-12nm，例如，将gan层14的厚度设置为10nm或11nm或12nm等。
74.需要说明的是，gan层14的生长温度为800℃-950℃，例如，将gan层14的生长温度设置为820℃或880℃或920℃等。
75.需要说明的是，gan层14的生长温度较inn层12、以及in
x
ga
1-x
n层13的生长温度偏高70℃-100℃。
76.进一步的，参考图2，图2为本发明实施例提供的一种量子阱结构的部分结构示意图。
77.可选的，在本技术的另一实施例中，所述量子阱结构还包括：
78.应力释放层j。
79.所述应力释放层j包括多个浅阱层e，多个所述浅阱层e在所述第一方向k上堆叠设置。
80.任一所述浅阱层e包括在所述第一方向k上依次堆叠的ingan层15、以及gan层16。
81.可选的，所述应力释放层j包括至少一层所述浅阱层e。
82.需要说明的是，如图2所示，f所代表的是循环叠加多个浅阱层e的周期数。在该实施例中，由于应力释放层j包括至少一层浅阱层e，所以f＞1。例如，循环10个周期的浅阱层e，即在第一方向k上对浅阱层e进行10次的堆叠，此时f＝10。
83.进一步的，参考图3，图3为本发明实施例提供的一种量子阱结构的结构示意图。
84.需要说明的是，该实施例中的应力释放层j在第一方向k上位于上述实施例中多个量子阱叠层h的下方，它们整体构成了如图3所示的本技术所述的量子阱结构。
85.可选的，基于本技术上述实施例，在本技术另一实施例中还提供了一种led芯片。参考图4，图4为本发明实施例提供的一种led芯片的结构示意图。
86.所述led芯片包括：
87.衬底17。
88.位于所述衬底17一侧的量子阱结构x。
89.所述量子阱结构x为上述实施例所述的量子阱结构。
90.位于所述衬底17和所述量子阱结构x之间，且在第二方向w上依次堆叠设置的缓冲层18、u型氮化镓层19以及n型半导体层20。
91.其中，所述第二方向w垂直于所述衬底17所在平面，且由所述衬底17指向所述量子阱结构x。
92.位于所述量子阱结构x背离所述衬底17一侧的p型氮化镓层21。
93.在该实施例中，衬底17的材料可以为pss蓝宝石、sic、si、以及镀aln蓝宝石材料。
94.需要说明的是，由于衬底17与u型氮化镓层19之间存在较大的晶格失配和热胀系数失配，会导致u型氮化镓层19外延层的位错密度大，晶体质量差。所以在生长u型氮化镓层19前，需要在衬底17上生长一层薄的缓冲层18来提高u型氮化镓层19外延层晶体质量。
95.需要说明的是，在缓冲层18上生长u型氮化镓层19之后，再生长n型半导体层20作为电子注入层；量子阱结构x作为发光层，而p型氮化镓层21则为量子阱结构x注入空穴。
96.需要说明的是，量子阱结构x即为上述实施例中图3所示的量子阱结构x，第二方向w与上述实施例中第一方向k是平行的，且指向相同。
97.可选的，基于上述实施例，本技术另一实施例中还提供了一种led芯片的制作方法用于制作上述实施例所述的led芯片。参考图5，图5为本发明实施例提供的一种led芯片的制作方法的流程示意图。
98.所述制作方法包括：
99.s101：如图4所示，提供一所述衬底17。
100.可选的，在该步骤中，采用设备mocvd，以三甲基镓tmga、三乙基镓tega为ga源、氨气nh3为n源，h2、n2为载气，掺杂源分别是硅烷sih4、三甲基铝tmal和二茂镁cp2mg。
101.进一步的，使用蓝宝石pss衬底，石墨盘作为载盘，进行1min氢化处理，去除表面杂质等。
102.s102：如图4所示，在所述衬底17上沿所述第二方向w，依次形成缓冲层18、u型氮化镓层19以及n型半导体层20。
103.可选的，在该步骤中，在衬底17上生长缓冲层18时，通入tmga、nh3、h2、n2，其生长温度范围为500℃-850℃，在垂直于衬底17所在平面的方向上缓冲层18的厚度范围为5nm-50nm。例如，生长温度可以为800℃，厚度可以为20nm。
104.进一步的，第二方向w上，在缓冲层18背离衬底17一侧继续生长u型氮化镓层19，通入tmga、nh3、h2、n2，在垂直于衬底17所在平面的方向上u型氮化镓层19的厚度为2500nm，生长温度1100℃。
105.进一步的，第二方向w上，在u型氮化镓层19背离衬底17一侧继续生长n型氮化镓层20，通入tmga、sih4、nh3、h2、n2，在垂直于衬底17所在平面的方向上n型氮化镓层20的厚度为2000nm，生长温度1070℃，si的掺杂浓度为1e19/cm3。
106.s103：如图4所示，在所述n型半导体层20背离所述衬底17的一侧形成量子阱结构x。
107.可选的，在该步骤中，量子阱结构x包括如图3所示的应力释放层j、以及量子阱叠层h。应力释放层j包括ingan层15、以及gan层16；量子阱叠层h包括inyga
1-y
n层11、超晶格治疗层n、以及gan层14；超晶格治疗层n又包括inn层12、以及in
x
ga
1-x
n层13。
108.进一步的，在n型半导体层20背离所述衬底17的一侧生长应力释放层j时，通入tega、tmin、sih4、nh3、h2、n2，由于应力释放层j包括了f个周期的浅阱层e，所以在生长时，需要生长f个周期。例如，在第1-10个周期，且在第二方向w上生长低浓度的ingan层15，以及gan层16堆叠的浅阱层e，在垂直于衬底17所在平面的方向上浅阱层e的厚度为140nm，浅阱层e中浅阱的生长温度为840℃，垒的生长温度为900℃。
109.进一步的，生长量子阱叠层h，由于量子阱叠层h为l个周期，所以在生长任意一个周期时，都先生长inyga
1-y
n层11，例如，在第11-20个任一周期中先生长inyga
1-y
n层，通入tega、tmin、nh3、n2，在垂直于衬底17所在平面的方向上inyga
1-y
n层的厚度为2.5nm，生长温度为770℃，其中y为0.18左右。
110.需要说明的是，在生长第11-20个周期的量子阱叠层h时，是在应力释放层j背离衬底17一侧先生长第11周期的inyga
1-y
n层，再继续生长11-20周期的量子阱叠层h中的其它层。
111.进一步的，在任意一个周期中，生长量子阱叠层h中的超晶格治疗层n，由于超晶格治疗层n在第二方向w上是由z个周期的inn层12、以及in
x
ga
1-x
n层13堆叠而成，该周期z的取值范围为2-5。例如，在inyga
1-y
n层背离所述衬底一侧生长inn层12，通入tmin、nh3、n2，生长温度为770℃，tmin流量为2000sccm，nh3流量为220l，在垂直于衬底17所在平面的方向上inn层12的厚度为0.2nm。然后继续在inn层12背离所述衬底一侧生长in
x
ga
1-x
n层13，通入tega、tmin、nh3、n2，生长温度为770℃，在垂直于衬底17所在平面的方向上in
x
ga
1-x
n层13的
厚度为0.2nm，其中x为0.18左右。重复堆叠生长inn层12和in
x
ga
1-x
n层13三次，此时，周期数z＝3。
112.进一步的，在任意一个周期中，生长量子阱叠层h中的gan层14，例如，在in
x
ga
1-x
n层13背离所述衬底一侧生长gan层14，通入tega、sih4、nh3、h2、n2，生长温度为880℃，在垂直于衬底17所在平面的方向上gan层14的厚度为12nm，si的掺杂浓度为1
×
10
18
cm-3
。
113.s104：如图4所示，在所述量子阱结构x背离所述衬底17一侧形成p型氮化镓层21。
114.可选的，在该步骤中，在gan层14背离所述衬底17一侧生长p型氮化镓层21时，通入tmga,cp2mg，nh3、h2、n2，在垂直于衬底17所在平面的方向上p型氮化镓层21的厚度为200nm，生长温度为950℃，mg的浓度为2
×
10
19
cm-3
。
115.进一步的，生长完所有的层次结构之后，需要进行降温退火处理，结束生长。再对该生长的层次结构进行xrd测试，及led芯片制作，进行光电参数测试。
116.在该实施例中，通过相关测试，相比传统结构，pl测试波长半峰宽(hw)和波长标准差(std)明显减小，证明电子和空穴空间波函数分析明显改善，inyga
1-y
n层11、超晶格治疗层n、以及gan层14界面分层明显，异质结间内应力下降。芯片制作完成后，光电参数测试，lop有所提升，证明多层量子阱结构质量提升，内量子效率提升。
117.需要说明的是，此处定义上述制作方法的实施例为实施例一。
118.相较于上述实施例一中的数据，发明人对该量子阱结构层次的厚度以及掺杂浓度做了部分变化，作为本技术的另外一些实施例，并对依据这些实施例的数据制作出来的led芯片进行了分析，得到了不同的结论。以下是对不同实施例的阐述。
119.可选的，在实施例二中，基于上述实施例一中的数据，发明人改变了超晶格治疗层n中inn层12的厚度，使inn层12的厚度在垂直于衬底17所在平面的方向上变为0.3nm。此时，相较于上述实施例一，由于超晶格治疗层n中inn层12的厚度变厚，pl测试显示，波长标准差(std)略微减小，但亮度略有下降，由此可知在led芯片制作过程中可以根据具体情况控制调节波长均匀性和亮度的比例关系。
120.可选的，在实施例三中，基于上述实施例一中的数据，发明人改变了超晶格治疗层n中in
x
ga
1-x
n层13的厚度，使in
x
ga
1-x
n层13的厚度在垂直于衬底17所在平面的方向上变为3nm。此时，相较于上述实施例一，由于in
x
ga
1-x
n层13的厚度变厚，pl测试显示，波长半峰宽(hw)和波长标准差(std)略微变大，但亮度变高，由此可知在led芯片制作过程中在波长均匀性合格的情况下提升亮度。
121.可选的，在实施例四中，基于上述实施例一中的数据，发明人改变了量子阱叠层h中的gan层14的掺杂浓度，使gan层14的si的掺杂浓度变为8
×
10
17
cm-3
。此时，相较于上述实施例一，由于gan层14的掺杂降低，电学测试参数显示ir值会变小，esd能提会略微提升，由此可知在led芯片制作过程中可以根据具体情况控制ir和esd良率，改善电学性能。
122.需要说明的是，发明人只是对以上几个参数进行改变，但对本技术中有范围参数的数据不做限定，在制作时只需按需做出相应的改变。
123.以上对本发明所提供的一种量子阱结构、led芯片及制作方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对
本发明的限制。
124.需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
125.还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
126.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

技术特征：
1.一种量子阱结构，其特征在于，所述量子阱结构包括：多个量子阱叠层，多个所述量子阱叠层在第一方向上依次堆叠设置；任一所述量子阱叠层包括在所述第一方向上依次堆叠的in
y
ga
1-y
n层、超晶格治疗层、以及gan层，其中，y的取值范围为0.16-0.2；所述第一方向垂直于所述in
y
ga
1-y
n层所在平面，且由所述in
y
ga
1-y
n层指向所述gan层；所述超晶格治疗层包括多个晶格叠层，多个所述晶格叠层在所述第一方向上依次堆叠设置；任一所述晶格叠层包括在所述第一方向上，依次堆叠的inn层、以及in
x
ga
1-x
n层，其中，x的取值范围为0.16-0.2。2.根据权利要求1所述的量子阱结构，其特征在于，所述超晶格治疗层包括2层-5层的晶格叠层。3.根据权利要求1所述的量子阱结构，其特征在于，所述inn层的厚度范围为0.1nm-0.4nm。4.根据权利要求1所述的量子阱结构，其特征在于，所述in
x
ga
1-x
n层的厚度范围为0.1nm-0.4nm。5.根据权利要求1所述的量子阱结构，其特征在于，所述in
y
ga
1-y
n层的厚度范围为1.5nm-4nm。6.根据权利要求1所述的量子阱结构，其特征在于，所述gan层的厚度范围为10nm-12nm。7.根据权利要求1所述的量子阱结构，其特征在于，所述量子阱结构还包括：应力释放层；所述应力释放层包括多个浅阱层，多个所述浅阱层在所述第一方向上堆叠设置；任一所述浅阱层包括在所述第一方向上依次堆叠的ingan层、以及gan层。8.根据权利要求7所述的量子阱结构，其特征在于，所述应力释放层包括至少一层所述浅阱层。9.一种led芯片，其特征在于，所述芯片包括：衬底；位于所述衬底一侧的量子阱结构；所述量子阱结构为权利要求1-8任一项所述的量子阱结构；位于所述衬底和所述量子阱结构之间，且在第二方向上依次堆叠设置的缓冲层、u型氮化镓层以及n型半导体层；其中，所述第二方向垂直于所述衬底所在平面，且由所述衬底指向所述量子阱结构；位于所述量子阱结构背离所述衬底一侧的p型氮化镓层。10.一种led芯片的制作方法，其特征在于，用于制作权利要求9所述的led芯片，所述制作方法包括：提供一所述衬底；在所述衬底上沿所述第二方向，依次形成缓冲层、u型氮化镓层以及n型半导体层；在所述n型半导体层背离所述衬底的一侧形成量子阱结构；所述量子阱结构为权利要求1-8任一项所述的量子阱结构；
在所述量子阱结构背离所述衬底一侧形成p型氮化镓层。

技术总结
本发明提供了一种量子阱结构、LED芯片及制作方法，该量子阱结构包括了多个量子阱叠层，该量子阱叠层包括了In


技术研发人员：聂虎臣 崔晓慧 霍丽艳 刘兆
受保护的技术使用者：江西乾照光电有限公司
技术研发日：2021.12.02
技术公布日：2022/3/8