一种对寄生不敏感的相位插值器

1.本发明涉及电路设计技术领域，具体涉及一种对寄生不敏感的相位插值器。


背景技术：

2.相位插值器是一种广泛应用的射频集成电路模块，用以产生数字控制的相位，常常被应用于锁相环、极坐标和差相数字发射机、时钟数据恢复和相控阵系统之中。所述相位插值器的线性度非常重要，其会影响锁相环的相噪声和杂散水平，影响数字发射机的误差向量幅度，影响时钟数据恢复的数据率和相控阵系统的角度分辨率。
3.相位插值器有两种常见结构，一种是矢量加和结构，另一种是电荷充电式结构。所述矢量加和式的相位插值器是将两个有固定相差的信号相叠加，其输出相位取决于两个信号的幅度比例，如图1a所示。所述矢量加和结构在原理上有系统性误差，并且对信号的谐波很敏感，使得线性度往往较差。ming-shuan chen等人曾采用谐波抑制技术来改善所述矢量加和结构的线性度，但是其线性度依旧不高(m.chen,a.a.hafez and c.k.yang,"a0.1
–
1.5ghz 8-bit inverter-based digital-to-phase converter using harmonic rejection,"in ieee journal of solid-state circuits,vol.48,no.11,pp.2681-2692,nov.2013.)。
4.所述电荷充电式相位插值器是将两个数字信号控制的电流充入一个共享的电容中，输出的相位取决于两个电流的大小比例，如图1b所示。当输入时钟的上升沿到达后，电流源ia开始对电容c进行充电；当输入所述时钟的上升沿到达后，电流源ib与所述电流源ia共同对所述电容c进行充电。一般电荷充电式相位插值器中的两个电流源的电流之和是固定的，因此充电电容上极板电压vc的波形取决于电流在两个电流源之间的分配。相比于所述矢量加和式结构，所述电荷充电式结构没有系统性误差且不受谐波影响。但是随着cmos技术的发展，射频集成电路工作频率也逐步提高，相位插值器也往往工作于较高频率。寄生电容的大小与充电电容接近，寄生效应的存在会使相位插值器的相位严重恶化。
5.已公开专利cn103516353a公开了一种产生时钟信号的电路，其不足在于，开关切换控制于电流源的选择上，其电流镜的mos管会在开关断开时进入非线性区，其s
disch
开关只是放电开关，无法克服节点寄生电容导致的线性度恶化的情况。
6.综上，需要一种能够避免相位插值器寄生效应引起线性度恶化的技术。


技术实现要素：

7.本发明的目的是提供一种对寄生不敏感的相位插值器，采用了电荷充电式相位插值结构。所述相位插值器由多个相位插值单元组成，每个所述相位插值单元提供固定的电流并且采用互补充电控制开关并由不交叠时钟控制，可以有效避免寄生效应对所述相位插值器性能的影响，显著提高线性度，适合于全数字锁相环、数字发射机和时钟数据恢复电路等场景。
8.为了实现上述目的，本发明采用如下技术方案：
9.一种对寄生不敏感的相位插值器，包括一个或多个并联的相位插值单元，以及与所述相位差值单元电路连接的一个充电电容；每一个所述相位差值单元设有一充电电路、一接地电路和一时钟电路；所述充电电路用以传输一电流源的电流对所述充电电容进行充电，在所述充电电路上设有一开关s1；所述接地电路的相对于接地端的另一端连接所述充电电路，在所述接地电路上设有一开关s2；所述时钟电路用以接收输入的两相时钟和作为两个控制信号，一个所述控制信号用以控制所述开关s1，另一个所述控制信号用以控制所述开关s2，在所述开关s1和s2之间的所述时钟电路上设有一反相器。
10.优选地，所述相位插值单元的电流镜为共栅结构。
11.优选地，所述两相时钟和分别受一对控制码d0和控制，所述控制码d0和取值为0或1，两者取值相反；所述开关s1的控制信号为所述开关s2的控制信号为的相反信号
12.优选地，所述两相时钟和的相位差小于等于90
°
。
13.优选地，所述两相时钟和由信号分频电路和延迟锁相环电路产生。
14.本发明达到的积极效果如下：
15.1)线性度好：本发明在架构方面采用了线性度更好的电荷充电式结构，并且进一步地解决了寄生效应带来的线性度恶化问题。本发明的电源中的电流镜不会发生工作状态的变化，使电流镜的mos管时刻工作于饱和区，不会出现电流镜的mos管在开关断开时进入非线性区的情况，具有更好的线性度。通过所述开关s2使得电流源在非充电状态时电流源输出节点电压保持为0，从而泄放掉该节点寄生电容上的电荷，从而避免充电开始时的电荷分享导致线性度下降的问题。此外，本发明中还使用了不交叠的时钟控制，解决了电荷泄露的问题，进一步提高了线性度。
16.2)工作速度快：本发明的开关切换是控制于时钟的选择上，速度快，可以提高相位插值器的工作频率；而且本发明解决了寄生电容引起的线性度恶化问题，因此对于充电电容的容值要求降低，充放电速度也可以更快，因此可以工作于更高频率。
17.3)工作带宽大：本发明中的相位插值器可以工作于很大的带宽下，在不同的工作频率下，仅需开关切换充电电容控制充放电时间。
18.4)适用性强：本发明中的高线性度相位插值器可以应用于全周期数字时间转换器、全数字锁相环、时钟数据恢复电路等，适用范围广泛。
附图说明
19.图1a是传统的矢量加和式相位插值器的结构与原理示意图；
20.图1b是传统的电荷充电式相位插值器的结构与原理示意图；
21.图2a是对寄生不敏感的相位插值器基本原理图；
22.图2b是本发明的改进后的对寄生不敏感的相位插值器原理图；
23.图3是本发明实施例的对寄生不敏感的相位插值器的电路结构图；
24.图4是本发明实施例相位插值器的偏置电路结构图；
25.图5是本发明实施例的相位插值器线性度仿真结果与测试结果图。
具体实施方式
26.为使本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图作详细说明如下。
27.如图2a所示，是一种对寄生不敏感的基于电荷充电式的相位插值器，其在电流源的输出节点处有较大的寄生电容ca和cb。开关s1和s2控制电流源ia和ib向充电电容c充电，输出的时间延迟取决于所述电流源ia和ib的比例。在此过程中，所述寄生电容ca和cb会与所述充电电容c进行电荷分享，然而由于所述寄生电容ca和cb上存储的电荷是由电流在非充电时间内的积分决定，是与控制码没有线性关系，因此电荷分享过程会导致线性度的恶化。本发明中采用两个额外的开关s3和s4，在充电控制所述开关s1和s2闭合前将所述寄生电容ca和cb上的电荷完全泄放，避免了电荷分享，可以提高线性度。在该种结构中，还有两个导致线性度恶化的因素：一个是由于时钟交叠导致的线性度恶化，所述时钟交叠时所述充电电容c上电荷会通过s
1-s3和s
2-s4两个通路泄露；另一个是所述相位插值器的第二个时钟信号上升沿到达时，所述充电电容c和所述寄生电容ca会与所述寄生电容cb进行电荷分享，使得充电波形存在过充电的现象，这可能会超过后级反相器的逻辑阈值，导致延迟时间变小，引入非线性。
28.基于上述分析，本发明提出了一种改进的对寄生不敏感的相位插值器，如图2b所示。所述相位插值器由n个相位插值单元组成，与直接通过开关切换充电电流的方式不同，每一个所述相位插值单元从输入的两相时钟和中选择其中一个信号来控制开关s1，从而控制所述相位插值单元中电流源i0对充电电容c的充电。其中，所述两相时钟和分别受一对控制码d0和控制，所述控制码d0和取值为0或1，两者取值相反；所述开关s1的控制信号为所述开关s2的控制信号为的相反信号
29.设n个所述相位插值单元中有d个所述相位插值单元选择了所述时钟作为所述开关s1的控制信号于是图1b中电流源ia和ib所对应的电流可以等效为：
30.ia＝(n-d)i0,ib＝di031.可以知道，总的充电电流是固定的，等于所述相位插值单元的所述电流源i0的n倍。该种方式下，图1b中的寄生电容ca和cb相当于均匀地分配到了每个所述相位插值单元之中，所述寄生电容ca和cb可以等效为：
32.ca＝(n-d)c0,cb＝dc033.其中c0是每个所述相位插值单元中寄生电容的容值，于是充电过程满足下述公式：
[0034][0035]
其中v
cb
和v
ca
分别在所述时钟的上升沿到达前和到达后所述充电电容c上极板的电压，公式表明充电过程不存在过充电现象。每个所述相位插值单元中，开关s2起到了泄放寄生电容上电荷的作用，避免所述寄生电容的电荷分享。此外，在所述开关s1和s2之间使用一个额外反相器，可以避免时钟交叠导致的线性度恶化问题。
[0036]
本发明一实施例提出一种基于标准cmos工艺的工作于0.5-2.4ghz的9位对寄生不
敏感的相位插值器，图3是所述相位插值器的电路结构。所述相位插值器的输入端与八相时钟的相邻两相信号相连，即输入信号的相位差为45
°
。所述相位插值器的输出端与充电电容的上极板相连，并且输出给反相器作为输出缓冲。本实施例的相位插值器由71个对寄生不敏感的相位插值器单元组成，其中的63个所述相位插值器单元的充电电流是另外8个所述相位插值器单元的八倍。高6位和低3位均为温度计码控制，而他们之间为二进制码控制，该种编码方式是在精度和面积功耗开销折中考虑的结果。所述相位插值单元的电流镜选择的是共栅结构，提供足够大的输出阻抗，可以保证随着充电过程的进行电压的升高不会导致电流的明显变化。所述相位插值单元的电压偏置v
x1
、v
x2
和vb利用图4中的偏置电路产生。此外，图3中的充电电容c1(电容阵列)和图4中的电阻阵列rb是为了使所述相位插值器适应更大范围的频率范围。
[0037]
所述相位插值器工作时具体的电路操作流程如下：
[0038]
1、确定所述相位插值器的工作频率，选择合适的所述充电电容c1的容值和所述电阻阵列rb的阻值。
[0039]
2、产生八相时钟信号并且作为所述相位插值器的输入信号。所述八相时钟信号可以由信号分频、延迟锁相环等电路产生。实际上，所述相位插值器的两个输入信号的相位差只要小于等于90
°
即可，均可以保证电路正常工作。
[0040]
3、确定所述相位插值器的输出相位，根据所需要的输出相位选择所示相位插值器的控制码d[65:0]，多个所述相位插值单元将共同对所述充电电容c1进行充电。
[0041]
4、将所述充电电容c1上的电压信号v
c1
通过所述反相器输出。
[0042]
图5展示了本发明实施例中对所述寄生不敏感的相位插值器的仿真结果和测试结果，仿真结果显示其最大相位误差为0.11
°
，测试结果显示其最大相位误差为0.18
°
，体现出了非常高的线性度。
[0043]
虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域的普通技术人员对本发明的技术方案进行的适当修改或者等同替换，均应涵盖于本发明的保护范围内，本发明的保护范围以权利要求所限定者为准。

技术特征：
1.一种对寄生不敏感的相位插值器，其特征在于，包括一个或多个并联的相位插值单元，以及与所述相位差值单元电路连接的一个充电电容；每一个所述相位差值单元设有一充电电路、一接地电路和一时钟电路；所述充电电路用以传输一电流源的电流对所述充电电容进行充电，在所述充电电路上设有一开关s1；所述接地电路的相对于接地端的另一端连接所述充电电路，在所述接地电路上设有一开关s2；所述时钟电路用以接收输入的两相时钟和作为两个控制信号，一个所述控制信号用以控制所述开关s1，另一个所述控制信号用以控制所述开关s2，在所述开关s1和s2之间的所述时钟电路上设有一反相器。2.如权利要求1所述的对寄生不敏感的相位插值器，其特征在于，所述相位插值单元的电流镜为共栅结构。3.如权利要求1所述的对寄生不敏感的相位插值器，其特征在于，所述两相时钟和分别受一对控制码d0和控制，所述控制码d0和取值为0或1，两者取值相反；所述开关s1的控制信号为所述开关s2的控制信号为的相反信号4.如权利要求1所述的对寄生不敏感的相位插值器，其特征在于，所述两相时钟和的相位差小于等于90
°
。5.如权利要求1所述的对寄生不敏感的相位插值器，其特征在于，所述两相时钟和由信号分频电路和延迟锁相环电路产生。

技术总结
本发明公开一种对寄生不敏感的相位插值器，涉及电路设计技术领域，采用电荷充电式相位插值结构。所述相位插值器由多个相位插值单元组成，每个所述相位插值单元提供固定的电流并且采用互补充电控制开关并由不交叠时钟控制，可以有效避免寄生效应对所述相位插值器性能的影响，显著提高线性度。显著提高线性度。显著提高线性度。


技术研发人员：刘军华 姜皓云 王栋 廖怀林
受保护的技术使用者：北京大学
技术研发日：2021.12.09
技术公布日：2022/3/8