热电堆传感器及其制作方法与流程

1.本发明实施例涉及半导体制造领域，尤其涉及一种热电堆传感器及其制作方法。


背景技术：

2.热电堆(thermal-pile)是一种能将温差和电能相互转化的元件，其由两个或多个热电偶串接组成，各热电偶输出的热电势是互相叠加的，当热电堆的两边出现温差时，会产生电流。热电堆传感器可配置各种透镜和滤波器，从而实现在温度测量(额温枪、耳温枪、食品温度检测等)、气体成份的定性/定量分析、智能家电、灯具开关、医疗设备等多种应用场景中的应用。
3.但是，热电堆传感器的性能仍有待提高。


技术实现要素：

4.本发明实施例解决的问题是提供一种热电堆传感器及其制作方法，优化了热电堆传感器的性能。
5.为解决上述问题，本发明实施例提供一种热电堆传感器的制作方法，包括：提供热电堆结构板，所述热电堆结构板包括热辐射感应区，所述热辐射感应区的热电堆结构板包括堆叠的功能层和基底层，所述热辐射感应区的功能层中形成有热电堆结构；形成贯穿所述热辐射感应区的功能层的第一通孔，所述第一通孔的底部暴露出所述基底层；在所述第一通孔内填充牺牲层；提供具有第一空腔的盖板；实现所述盖板与所述热电堆结构板的键合，所述第一空腔与所述热辐射感应区的功能层相对设置；形成贯穿所述牺牲层上方的基底层的第二通孔；去除所述牺牲层，暴露出所述第一通孔，所述第一通孔和第二通孔相连通构成贯穿所述热辐射感应区的热电堆结构板的连通孔，所述连通孔与所述第一空腔相连通；提供基板；实现所述基板与所述热电堆结构板的基底层的键合，所述基板与所述热辐射感应区的基底层之间形成有第二空腔，且所述第二空腔与所述连通孔相连通。
6.相应地，本发明实施例还提供一种热电堆传感器，所述热电堆传感器采用本发明实施例提供所述热电堆传感器的制作方法形成。
7.与现有技术相比，本发明实施例的技术方案具有以下优点：
8.本发明实施例提供的热电堆传感器的制作方法中，形成贯穿所述热辐射感应区的功能层的第一通孔，在所述第一通孔内填充牺牲层，所述牺牲层能够将所述第一通孔密封住。相应地，在形成贯穿所述牺牲层上方的基底层的第二通孔时，所述牺牲层能够将所述第一通孔密封住，使得所述第一空腔未暴露在形成所述第二通孔的工艺环境中，有效地防止了形成第二通孔的工艺对第一空腔造成不良影响，例如：防止形成第二通孔的工艺对第一空腔露出的盖板造成损伤，从而降低了所述盖板受损的机率、保障盖板的完整性和薄膜质量，在器件工作时，相应能够减少红外线经过盖板时的散射和反射，进而提高红外线透过率，优化了热电堆传感器的性能。
附图说明
9.图1至图3是一种热电堆传感器的制作方法中各步骤对应的结构示意图；
10.图4至图18是本发明热电堆传感器的制作方法一实施例中各步骤对应的结构示意图。
具体实施方式
11.由背景技术可知，目前热电堆传感器的性能有待提高。现结合一种热电堆传感器的制作方法，分析热电堆传感器的性能有待提高的原因。
12.图1至图3是一种热电堆传感器的制作方法中各步骤对应的结构示意图。
13.参考图1，提供热电堆结构板1b，所述热电堆结构板1b包括热辐射感应区1a，所述热辐射感应区1a的热电堆结构板1b包括堆叠的功能层11b和基底层12b，所述热辐射感应区1a的功能层11b中形成有热电堆结构(图未示)；形成贯穿热辐射感应区1a的所述功能层11b的顶部连通孔13b。
14.继续参考图1，提供具有第一空腔21的盖板2b；实现所述盖板2b与热电堆结构板1b的键合，所述第一空腔21与所述热辐射感应区1a的功能层11b相对设置，且与所述顶部连通孔13b相连通。
15.参考图2，形成贯穿顶部连通孔13b上方的基底层12b的底部连通孔14b，所述顶部连通孔13b和底部连通孔14b相连通构成贯穿所述热电堆结构板1b的连通孔15，所述连通孔15与所述第一空腔21相连通。
16.参考图3，提供基板3b；实现所述基板3b与所述热电堆结构板1b的基底层12b的键合，所述基板3b与所述热辐射感应区1a的基底层12b之间形成有第二空腔31，且所述第二空腔31与所述连通孔15相连通。
17.所述热电堆传感器的制作方法中，在实现所述盖板2b与热电堆结构板1b的键合之前，形成贯穿热辐射感应区1a的所述功能层11b的顶部连通孔13b；在实现所述盖板2b与热电堆结构板1b的键合后，形成贯穿顶部连通孔13b上方的基底层12b的底部连通孔14b，所述顶部连通孔13b和底部连通孔14b相连通构成贯穿所述热电堆结构板1b的连通孔15，所述连通孔15与所述第一空腔21相连通，其中，在形成底部连通孔14b的步骤中，由于第一空腔21与顶部连通孔13b相连通，容易对第一空腔21暴露出的所述盖板2b造成损伤，所述盖板2b受损容易增加红外线经过盖板2b时发生散射和反射的概率，进而容易影响红外线透过率，导致热电堆传感器的性能不佳。
18.本发明实施例提供的热电堆传感器的制作方法中，形成贯穿所述热辐射感应区的功能层的第一通孔，在所述第一通孔内填充牺牲层，所述牺牲层能够将所述第一通孔密封住。相应地，在形成贯穿所述牺牲层上方的基底层的第二通孔时，所述牺牲层能够将所述第一通孔密封住，使得所述第一空腔未暴露在形成所述第二通孔的工艺环境中，有效地防止了形成第二通孔的工艺对第一空腔造成不良影响，例如：防止形成第二通孔的工艺对第一空腔露出的盖板造成损伤，从而降低了所述盖板受损的机率、保障盖板的完整性和薄膜质量，在器件工作时，相应能够减少红外线经过盖板时的散射和反射，进而提高红外线透过率，优化了热电堆传感器的性能。
19.图4至图18是本发明热电堆传感器的制作方法一实施例中各步骤对应的结构示意
图。
20.参考图4，提供热电堆结构板20，所述热电堆结构板20包括热辐射感应区20a，所述热辐射感应区20a的热电堆结构板20包括堆叠的功能层210和基底层200，所述热辐射感应区20a的功能层210中形成有热电堆结构(图未示)。
21.热电堆结构板20作为感应结构，用于接收热辐射，从而感应温度信息。
22.本实施例中，热电堆结构的分布区域为热辐射感应区20a，热辐射感应区20a外围的区域用于后续制作互连导电结构。
23.所述基底层200用于为热电堆结构的形成提供工艺平台。
24.所述热辐射感应区20a的所述功能层210包括与所述基底层200相接触的绝缘层(图未示)以及位于所述绝缘层背向基底层200一侧表面的功能结构层(图未示)，所述热电堆结构位于所述功能结构层中。
25.所述绝缘层用于电隔离所述功能结构层和基底层200。
26.所述功能结构层用于形成热电堆结构。
27.具体地，本实施例中，所述热电堆结构板200包括绝缘体上硅衬底，所述基底层200为底层半导体层，所述功能结构层为顶层半导体层。
28.本实施例中，所述基底层200的材料可以是未掺杂的半导体材料(例如多晶硅或单晶硅等)；所述绝缘层的材料为绝缘材料，例如：氧化硅、氮化硅和氮氧化硅中的一种或多种；功能结构层的材料可以是未掺杂的半导体材料(例如多晶硅或单晶硅等)、n型掺杂的半导体材料或p型掺杂的半导体材料，顶层半导体层的形成工艺包括外延工艺或离子注入工艺。
29.作为一种示例，基底层200和功能结构层的材料为单晶硅，绝缘层的材料为氧化硅。
30.在其他实施例中，热电堆结构板可以不为绝缘体上硅衬底，热电堆结构包括半导体衬底、位于半导体衬底上的绝缘层、位于绝缘层上的所述功能结构层。所述半导体衬底用于作为所述基底层。其中，所述绝缘层可以为浅沟槽隔离结构(shallow trench isolation，sti)或局部硅氧化(local oxidation of silicon，locos)结构。
31.热电堆结构包括至少一种热感应微结构，热感应微结构可以是由任意合适的热传导材料形成，例如，热感应微结构的材料包括金属、未掺杂的半导体材料、掺杂的半导体材料和金属硅化物中的至少一种。未掺杂的半导体材料或掺杂的半导体材料均包括硅、锗、砷化镓和磷化铟中的一种或多种，且掺杂的半导体材料中，掺杂离子包含n型离子(例如砷、锗等)或p型离子(例如硼、氟化硼、磷等)。
32.本实施例中，对功能结构层的部分区域进行n型离子掺杂，以形成n型掺杂区，对功能结构层的部分区域进行p型离子掺杂，以形成p型掺杂区，n型掺杂区和p型掺杂用于作为热电堆结构。
33.具体地，形成热电堆结构的步骤包括：提供功能结构层；对所述功能结构层的部分区域进行n型离子掺杂和p型离子掺杂中的至少一种，以形成n型掺杂区和p型掺杂区中的至少一种，作为所述热电堆结构。
34.热电堆结构中的热感应微结构包括形成在功能结构层中的n型掺杂区和p型掺杂区，从而使得热电堆结构的制作与cmos工艺相兼容，进而简化工艺、降低成本。
35.相应的，n型掺杂区用于作为第一热感应微结构，p型掺杂区用于作为第二热感应微结构，热电堆结构包括材料不同的第一热感应微结构和第二热感应微结构，第一热感应微结构为n型掺杂的单晶硅，第二热感应微结构为p型掺杂的单晶硅。
36.需要说明的是，所述热电堆结构不仅限于采用掺杂方式形成的结构，也可以为通过其他方法形成的其他结构。
37.第一热感应微结构和第二热感应微结构可以分别呈线型(例如，直线或曲线或折线等)，也可以呈阵列型，还可以呈梳子型。
38.第一热感应微结构和第二热感应微结构可以具有大致对称的结构，例如，第一热感应微结构和第二热感应微结构均为直线型结构时，两者具有大致相同的长度，这有利于使得在第一热感应微结构和第二热感应微结构之间能够产生大致对称的热感应效果，从而有利于提高热电堆传感器的测量精度。
39.此外，第一热感应微结构的整体分布区域和第二热感应微结构的整体分布区域在所述热电堆结构板20的平面内可以并列排布且没有重叠，也可以有部分区域嵌套，从而至少有部分重叠。作为一种示例，第一热感应微结构的整体分布区域和第二热感应微结构的整体分布区域在热电堆结构板20的平面内有部分重叠，例如，第一热感应微结构和第二热感应微结构均为梳子型结构，第一热感应微结构的一部分梳齿插在第二热感应微结构的相应的梳齿缝隙中，从而在不增加热电堆传感器的表面积的同时，可以进一步提高热电堆传感器性能。
40.需要说明的是，第一热感应微结构和第二热感应微结构的材料也不仅限定于掺杂的半导体材料。在另一些实施例中，还可以通过金属层的图案化刻蚀、半导体层的图案化刻蚀和半导体层的金属硅化等中的至少一种工艺，在半导体衬底上形成相应的热感应微结构。相应的，热感应微结构的材料还可以是金属、未掺杂的半导体材料和金属硅化物等中的至少一种。
41.在其他实施例中，热电堆结构也可以仅具有一种热感应微结构，或者，也可以具有至少三种热感应微结构，这些热感应微结构的材料不同，或者结构不同，或者材料和结构均不同，从而形成不同的热感应微结构。热感应微结构的材料包括金属、未掺杂的半导体材料、掺杂的半导体材料和金属硅化物中的至少一种；未掺杂的半导体材料或掺杂的半导体材料包括硅、锗、砷化镓和磷化铟中的至少一种，且掺杂的半导体材料中，掺杂离子包含n型离子或p型离子。
42.本实施例中，所述功能层210背向所述基底层200一侧的表面上还形成有导电互连结构300，所述导电互连结构300位于所述热辐射感应区20a的外围区域。
43.具体地，所述导电互连结构300与所述热电堆结构电连接，所述导电互连结构300用于实现热电堆结构与外部电路的电连接。
44.本实施例中，所述导电互连结构300包括焊盘(pad)。作为一示例，导电互连结构300的材料包括铝。
45.本实施例中，所述导电互连结构300的表面还形成有钝化层(图未示)。所述钝化层的材料可以包括二氧化硅、氮化硅和低k介质材料中的至少一种。
46.参考图5，形成贯穿所述热辐射感应区20a的功能层210的第一通孔601，所述第一通孔601的底部暴露出所述基底层200。
47.所述第一通孔601后续与第二通孔相连通，构成贯穿所述热辐射感应区的热电堆结构板的连通孔。第一通孔601还用于为形成牺牲层提供空间位置。
48.本实施例中，形成所述第一通孔601的工艺包括干法刻蚀工艺。具体地，在功能层210上形成图形化层；以图形化层为掩膜，采用干法刻蚀工艺刻蚀所述功能层210，形成所述第一通孔601。干法刻蚀工艺具有较高的刻蚀精度和刻蚀剖面控制性，有利于对第一通孔601的深度和开孔尺寸进行精确控制。
49.所述第一通孔601的数量为一个或多个。本实施例中，所述第一通孔601的数量为多个。
50.需要说明的是，所述第一通孔601位于所述热辐射感应区20a中，所述热电堆结构之间的区域，从而防止对热电堆结构造成损伤，进而保证热电堆结构的完整性。
51.参考图6至图8，在所述第一通孔601内填充牺牲层605。
52.所述牺牲层605用于将所述第一通孔601密封住。相应地，在后续形成贯穿所述牺牲层605上方的基底层200的第二通孔时，第一空腔未暴露在形成所述第二通孔的工艺环境中，有效地防止了形成第二通孔的工艺对第一空腔露出的盖板造成损伤，从而降低了所述盖板受损的机率、保障盖板的完整性和薄膜质量，在器件工作时，相应能够减少红外线经过盖板时的散射和反射，进而提高红外线透过率，优化了热电堆传感器的性能。
53.本实施例中，所述牺牲层605的材料包括：聚酰亚胺(pi)或无定型碳。所述聚酰亚胺或所述无定型碳在后续工艺流程中可通过反应离子刻蚀和灰化工艺中任意一种或两种工艺去除。并且，所述反应离子刻蚀工艺和所述灰化工艺的反应气体均可以为氧气，所述牺牲层605与氧气反应生成气态可挥发物质，以便将所述气态可挥发物质排出反应腔室，省去后续去除多余溶液的工艺流程，并减少对第一空腔的影响。
54.以下结合附图，对本实施例形成牺牲层605的步骤进行详细说明。
55.参考图6，在形成所述第一通孔601之后，在所述第一通孔601内和功能层210上形成牺牲材料层603。
56.所述牺牲材料层603用于为后续形成牺牲层605提供工艺基础。
57.本实施例中，形成所述牺牲材料层603的工艺包括：旋涂工艺或化学气相沉积工艺(chemical vapor deposition，cvd)。
58.具体地，当所述牺牲材料层的材料为聚酰亚胺时，采用旋涂工艺，形成所述牺牲材料层603；当所述牺牲材料层的材料为无定型碳时，采用化学气相沉积工艺形成所述牺牲材料层603。
59.参考图7，去除位于所述功能层210上的牺牲材料层603，剩余填充于所述第一通孔601内的牺牲材料层603作为牺牲层605。
60.具体地，去除位于所述功能层210上的牺牲材料层603的步骤包括：在填充于所述第一通孔601内的牺牲材料层603上形成硬掩膜层604；以所述硬掩膜层604为掩膜，去除位于所述功能层210上的牺牲材料层603，剩余填充于所述第一通孔601内的牺牲材料层603作为牺牲层605。
61.所述硬掩膜层604用于作为刻蚀所述牺牲材料层603以形成牺牲层605的掩膜。
62.本实施例中，所述硬掩膜层604的材料为硬掩膜材料。作为一种示例，所述硬掩膜层604的材料为氮化硅。具体地，所述氮化硅与所述牺牲材料层603的材料有较高的选择比，
从而保证硬掩膜层604作为图形化牺牲材料层的掩膜的作用。
63.本实施例中，形成所述硬掩膜层604的工艺包括化学气相沉积工艺。
64.需要说明的是，在以所述硬掩膜层604为掩膜，在去除位于所述功能层210上的牺牲材料层603，剩余填充于所述第一通孔601内的牺牲材料层603作为牺牲层605之后，去除所述硬掩膜层604。
65.参考图8，所述热电堆传感器的制作方法还包括：在形成所述牺牲层605后，在所述功能层210上的所述热辐射感应区20a的外围区域形成第一键合环606。
66.所述第一键合环606用于与后续形成于盖板上的第二键合环之间键合，从而实现热电堆结构板20与盖板之间的键合，还用于在与第二键合环键合后，密封第一空腔。
67.所述第一键合环606为环绕所述热辐射感应区20a的环状结构。所述第一键合环606凸出于所述功能层210。
68.本实施例中，所述第一键合环606为金属键合层，所述第一键合环606的材料为金属。
69.作为一种示例，所述第一键合环606包括金属层13和位于金属层13上的焊料层14。
70.本实施例中，所述金属层13的材料包括铜和钛中的一种或两种，所述焊料层14的材料包括锡。
71.作为一示例，形成所述第一键合环606的步骤包括：在所述功能层210上形成种子层(图未示)；在所述种子层上形成图形化层(图未示)，图形化层中有形成有环绕所述热辐射感应区20a的环状开口(图未示)；采用电镀工艺，在所述环状开口内形成所述第一键合环606；去除所述图形化层和所述第一键合环606露出的种子层。
72.图形化层用于为形成第一键合环606提供支撑作用，还用于定义第一键合环606的图形和尺寸。所述环状开口用于为填充第一键合环606提供空间位置。
73.作为一种示例，图形化层的材料为光刻胶。
74.还需要说明的是，本实施例中，在形成所述第一键合环606后，所述热电堆传感器的制作方法还包括：去除所述导电互连结构300上的钝化层，暴露出所述导电互连结构300。暴露出所述导电互连结构300，以便后续实现导电互连结构300与外部电路之间的电连接。
75.参考图9，提供具有第一空腔701的盖板70。
76.后续实现所述盖板70与所述热电堆结构板20的键合。第一空腔701的设置，能尽量减少上层结构对入射的热辐射的直接吸收，同时对入射的热辐射进行一定程度地储存，使得热电堆结构最大程度地接收入射的辐射热量，由此可以提高热电堆传感器的性能。
77.所述第一空腔701背向所述热电堆结构板20的一侧的盖板70上还设有辐射穿透窗口(未图示)，所述辐射穿透窗口至少与所述热电堆结构垂直对齐，所述辐射穿透窗口的材料包括半导体(例如硅、锗或绝缘体上硅等)和/或有机滤光材料(例如聚乙烯、聚丙烯等材料)。
78.盖板70的材料可以是本领域技术人员熟知的任意合适的材料，例如玻璃、塑料、半导体等。
79.本实施例中，所述第一空腔701的外围区域的盖板70上还形成有第二键合环607。第二键合环607用于后续与第一键合环606键合，从而实现热电堆结构板20与盖板70之间的键合，并且密封所述第一空腔701。
80.本实施例中，所述第二键合环607为金属键合层，所述第二键合环607的材料为金属。
81.作为一种示例，所述第二键合环607包括金属层(未标示)和位于金属层上的焊料层(未标示)。
82.本实施例中，所述金属层的材料包括铜和钛中的一种或两种，所述焊料层的材料包括锡。
83.对第二键合环607的结构和材料的详细描述，请参考前述对第一键合环606的相应描述，在此不再赘述。
84.本实施例中，所述盖板70上有环状凹槽(未标示)，所述环状凹槽环绕所述第一空腔701；所述第二键合环607形成在所述环状凹槽内。
85.本实施例中，所述环状凹槽用于作为防溢环(sealing ring)，防止在形成第二键合环607的过程中电镀液外溢。
86.在其他实施例中，所述热电堆结构板上可以不形成有第一键合环，所述盖板上可以不形成第二键合环。所述盖板可以包括盖板基底和位于盖板基底上的腔体壁，所述腔体壁围成所述第一空腔。
87.相应地，形成盖板的步骤可以包括：提供盖板基底；在盖板基底上沉积腔体材料层；刻蚀腔体材料层至暴露出盖板基底的表面，在腔体材料层中形成第二空腔，剩余腔体材料构成腔体壁。相应地，后续可以通过将腔体壁与热电堆结构板进行键合，以实现盖板与热电堆结构板之间的键合。
88.参考图10，实现所述盖板70与所述热电堆结构板20的键合，所述第一空腔701与所述热辐射感应区20a的功能层210相对设置。
89.具体地，实现所述盖板70与所述热电堆结构板20的键合的步骤包括：实现所述第一键合环606和第二键合环607之间的键合，且所述第一键合环606和第二键合环607密封所述第一空腔701。
90.第一键合环606和第二键合环607密封所述第一空腔701，且第一空腔701与第一通孔601相连通，从而保证第一空腔701内为真空环境。
91.相应地，第一键合环606和第二键合环607上下位置对准并实现键合，有利于防止在进行键合的过程中，由于应力作用产生裂片的问题。具体地，通过金属键合工艺，实现第一键合环606和第二键合环607的键合。
92.需要说明的是，在实现所述盖板70与所述热电堆结构板20的键合的步骤中，所述第一键合环606和第二键合环607外围的所述盖板70与所述热电堆结构之间形成有间隙；所述热电堆传感器的制作方法还包括：在实现所述盖板70与所述热电堆结构板20的键合之后，形成第二通孔之前，在所述间隙内形成填充层(图未示)；
93.具体地，所述填充层用于为所述热电堆结构板20提供支撑作用，所述填充层与所述第一键合环606共同作用支撑所述热电堆结构板20，能够有效地保护盖板70和热电堆结构板20，防止在后续工艺中所述盖板70和所述热电堆结构板20的边缘产生裂纹，进而更好的保证热电堆传感器结构的完整性。更具体地，填充层在后续减薄处理的过程中起到支撑的作用。
94.参考图11，所述热电堆传感器的制作方法还包括：在实现所述盖板70与所述热电
堆结构板20的键合之后，对所述基底层200背向功能层210一侧的表面进行减薄处理。
95.对所述基底层200背向功能层210一侧的表面进行减薄处理，从而减小热电堆结构板20的厚度，有利于热电堆传感器的薄型化，而且，还减小基底层200的厚度，在后续形成贯穿第一通孔601上方的基底层200的第二通孔的过程中，相应减小形成第二通孔需要刻蚀的基底层200厚度，降低形成第二通孔的工艺难度、缩短形成第二通孔所需的工艺时间，减少形成第二通孔对其他膜层结构造成损伤的概率。
96.作为一种示例，采用刻蚀工艺，对所述基底层200进行减薄处理。具体地，采用湿法刻蚀工艺对所述基底层200进行减薄处理。在其他实施例中，还可以采用干法刻蚀工艺对基底层进行减薄处理。
97.在另一些实施例中，还可以采用研磨工艺，或者，研磨工艺和刻蚀工艺相结合的工艺，对所述基底层进行减薄处理。
98.参考图12，所述热电堆传感器的制作方法还包括：实现所述盖板70与所述热电堆结构板20的键合之后，在所述基底层200背向所述功能层210一侧的表面上形成围绕所述热辐射感应区的第三键合环608。
99.第三键合环608用于后续与形成于基板上的第四键合环键合，以实现热电堆结构板20与后续基板之间的键合，还用于在与第四键合环之间实现键合后，密封形成于热电堆结构板20与基板之间的第二空腔。
100.所述第三键合环608为环绕所述热辐射感应区20a的环状结构。所述第三键合环608凸出于所述基底层200。
101.作为一种示例，所述第三键合环608包括金属层(未标示)和位于金属层上的焊料层(未标示)。本实施例中，所述金属层的材料包括铜和钛中的一种或两种，所述焊料层的材料包括锡。
102.对所述第三键合环608的材料和结构的详细描述，请结合参考前述对第一键合环608的相应描述，在此不再赘述。
103.本实施例中，所述第三键合环608的线宽，大于所述第一键合环606和第二键合环607的线宽，在后续实现第三键合环608与第四键合环之间的键合的过程中，有利于增大第三键合环608的机械强度，进而降低在键合工艺的过程中基板或热电堆结构板20发生断裂问题的概率。
104.参考图13，形成贯穿所述牺牲层605上方的基底层200的第二通孔609。
105.具体地，在形成贯穿所述牺牲层605上方的基底层的第二通孔609时，所述第一空腔701未暴露在形成所述第二通孔609的工艺环境中，有效地防止了形成第二通孔609的工艺对第一空腔701露出的盖板70造成损伤，从而降低了所述盖板70受损的机率、保障盖板70的完整性和薄膜质量，在器件工作时，相应能够减少红外线经过盖板时的散射和反射，进而提高红外线透过率，优化了热电堆传感器的性能。
106.所述第二通孔609用于后续与第一通孔601相连通，构成贯穿所述热辐射感应区20a的热电堆结构板20的连通孔。
107.具体地，对所述基底层200进行刻蚀处理，形成贯穿所述牺牲层605上方的基底层200的第二通孔609，所述第二通孔609的位置与所述第一通孔601相对应。
108.本实施例中，形成所述第二通孔609的工艺包括干法刻蚀工艺。干法刻蚀工艺的工
艺可控性高，且易于实现较高的刻蚀选择比。
109.具体地，在形成所述第二通孔609的过程中，所述基底层200形成有光刻胶层(图未示)作为图案层，以所述光刻胶层对所述基底层200进行刻蚀处理，形成所述第二通孔609，并且，在形成第二通孔609之后，还去除所述光刻胶层。
110.其中，所述牺牲层605将所述第一通孔601密封住，有利于防止去除光刻胶层的工艺对第一空腔701造成不良影响，例如：当采用湿法刻蚀工艺去除光刻胶层时，能够防止去除光刻胶层的刻蚀溶液流入第一空腔701，有效地保持了第一空腔701内的真空状态，并且省去了后续去除第一空腔701内多余溶液的工艺流程。
111.参考图14，去除所述牺牲层605，暴露出所述第一通孔601，所述第一通孔601和第二通孔609相连通构成贯穿所述热辐射感应区20a的热电堆结构板200的连通孔610，所述连通孔610与所述第一空腔701相连通。
112.本实施例中，去除所述牺牲层605的工艺包括灰化工艺和反应离子刻蚀工艺中的任意一种或两种。
113.本实施例中，所述反应离子刻蚀和所述灰化工艺的反应气体均为氧气，氧气与所述牺牲层605的材料反应生成气态可挥发物质，从而将气态可挥发物质排出反应腔室，以免对第一空腔701造成不良影响，并且避免后续增加工艺流程去除第一空腔内的反应副产物或刻蚀溶液。
114.参考图15，提供基板800。
115.基板800用于实现与热电堆结构板20的键合。具体地，后续将热电堆结构板20键合在基板800上，并在热电堆结构板20和基板800之间形成第二空腔，基板800密封第二空腔的底部，从而减小第二空腔中的热量的流失，进而有利于提高热电堆传感器的测量精度。
116.基板800可以为承载基板(carrier wafer)或电路基板，电路基板为完成feol(front end of line，前道制程)工艺和beol(back end of line，后道制程)工艺以及晶圆针测的cmos基板，电路基板中形成有读出电路结构。其中，feol工艺和beol工艺均为本领域中cmos集成电路制造的常规制程工艺，晶圆针测为本领域的测试cmos集成电路性能的常规测试方案，在此均不再赘述。
117.作为一种示例，基板800为电路基板。后续将热电堆结构板20键合在基板800上后，基板800位于热电堆结构板20的下方，因此，能够在不增加面积的条件下，实现读出电路结构的垂直系统集成，有利于缩短传感信号到读出电路结构的互连长度、信号损失和噪声，且有利于热电堆传感器的微型化；此外，还有利于进一步延展到制作主动热成像传感器阵列与cmos读出像素阵列及外围电路的3d系统集成。
118.基板800包括基底100、形成在基底100中的电子元件以及形成在基底100上的互连层(图未示)，基底100可以为本领域技术人员熟知的任意合适的半导体衬底材料，例如硅、绝缘体上硅、锗、硅锗、砷化镓、磷化铟等。
119.基底100中形成有通过cmos制造工艺形成的相应的电子元件以及位于相邻的电子元件之间的隔离结构，电子元件包括mos晶体管、电阻、二极管、电容和存储器等中的至少一种，mos晶体管包括栅极结构以及位于栅极结构两侧的基底中的源区和漏区。其中，mos晶体管可以包括pmos晶体管和nmos晶体管中的至少一种；隔离结构可以通过局部场氧化工艺或者浅沟槽隔离(sti)工艺形成；互连层通过beol工艺形成，具体包括金属层间介电层(imd)
以及位于金属层间介电层中的读出电路结构(图未示)，读出电路结构通过金属层间介电层实现隔离。
120.读出电路结构包括与电子元件的相应端子直接电性接触的底部接触插塞以及与底部接触插塞电连接的多层金属互连结构，多层金属互连结构包括依次层叠的多层金属互连层，相邻金属互连层之间通过金属层间介电层实现隔离，且在局部区域通过位于金属层间介电层中的导电通孔(via)结构实现电连接。互连层中具有暴露出读出电路结构的部分表面的开口，以形成用于晶圆针测的针测点。
121.本实施例中，所述热电堆传感器的制作方法还包括：在所述基板800上形成第四键合环611。第四键合环611用于实现与第三键合环608之间的键合，从而实现基板800与热电堆结构板20之间的键合。
122.所述第四键合环611为环状结构，所述第四键合环611围成的区域，与后续热电堆结构板20中的热辐射反应区20a相对应。
123.对所述第四键合环611的材料和结构的详细描述，请参考前述对第一键合环606的相应描述，在此不再赘述。
124.本实施例中，所述基板800上也形成有防溢环，所述防溢环为环形凹槽，用于防止在形成第四键合环611的过程中电镀液外溢。所述第四键合环611形成在所述基板800上的防溢环内。
125.需要说明的是，在后续实现基板800与热电堆结构板20之间的键合的过程中，第四键合环611与第三键合环608对准并实现键合，因此，所述第四键合环611的位置与第三键合环608的位置相对应，所述第四键合环611的线宽与第三键合环608的线宽相同。
126.相应地，第四键合环611的线宽，大于所述第一键合环606和第二键合环607的线宽，在后续实现第三键合环608与第四键合环611之间的键合的过程中，有利于增大第三键合环608和第四键合环611的机械强度以及键合强度，进而降低在键合工艺的过程中基板800或热电堆结构板20发生断裂问题的概率。
127.还需要说明的是，本实施例中，在提供基板800的步骤中，所述基板800上还形成有吸气剂层103。
128.所述吸气剂层103用于吸附存在的靶气体分子，从而保持第一空腔701和第二空腔内的真空环境，进而保证第一空腔701和第二空腔起到绝热的作用。
129.参考图16，实现所述基板800与所述热电堆结构板20的基底层200的键合，所述基板800与所述热辐射感应区20a的基底层200之间形成有第二空腔101，且所述第二空腔101与所述连通孔610相连通。
130.所述第二空腔101与第一空腔701之间上下对准。
131.所述第二空腔101与所述第一空腔701之间通过连通孔610相连通，从而有利于使得热电堆结构中，热端和冷端之间通过一条路径传递热能，有利于增大热阻、并提高第二空腔101和第一空腔701用于真空绝热的效果，进而提升热电堆传感器的性能。
132.本实施例中，实现所述基板800与所述热电堆结构板20的键合的步骤包括：实现所述第三键合环608和所述第四键合环611之间的键合，所述第三键合环608和第四键合环611、与所述基板800以及所述基底层200围成密封的所述第二空腔101。
133.相应地，通过金属键合的方式，实现第三键合环608和第四键合环611之间的键合。
134.在其他实施例中，基于实际的工艺，还可以是通过其他合适的方式，在基板与热电堆结构板之间形成所述第二空腔。
135.本实施例中，在实现所述基板800与所述热电堆结构板20的键合的过程中，所述吸气剂层103位于所述第二空腔101内，从而有利于保持第二空腔101和第一空腔701的真空绝热环境。
136.参考图17，热电堆传感器的制作方法还包括：在实现所述基板800与所述热电堆结构板20的键合后，对所述基板800背向所述热电堆结构板20一侧的表面进行减薄处理，以及对所述盖板70背向所述热电堆结构板20的一侧表面进行减薄处理。
137.进行双面减薄，从而减小热电堆传感器的厚度。其中，对所述盖板70背向所述热电堆结构板20的一侧表面进行减薄处理，以减小盖板70的厚度，有利于红外线在盖板70内的透射。
138.继续参考图17，所述热电堆传感器的制作方法还包括：在所述盖板70背向热电堆结构板20一侧的表面上形成增透膜710。增透膜710用于增加红外线的透过率，从而提升热电堆传感器的性能。
139.作为一种示例，所述增透膜710的材料包括氧化硅。
140.增透膜710用于增加红外线的透过率，从而提升热电堆传感器的性能。
141.如图18所示，在实现所述基板800与所述热电堆结构板20的键合后，所述热电堆传感器的制作方法还包括：去除所述热辐射感应区20a的外围区域的部分盖板70，暴露出所述导电互连结构300。
142.具体地，通过激光切割等工艺对盖板70的边缘进行切边，暴露出所述导电互连结构300。
143.本实施例中，所述基板800的边缘还设置有第一对位标记(alignment mark)808，所述热电堆结构板20的边缘还设置有第二对位标记809，第一对位标记808和第二对位标记809用于在实现所述基板800和所述热电堆结构板20键合的过程中，作为对准标识，以实现所述基板800和所述热电堆结构板20的精确对位。
144.相应地，本发明实施例还提供一种热电堆传感器，所述热电堆传感器采用前述实施例所述热电堆传感器的制作方法形成。
145.本实施例中，先形成贯穿所述热辐射感应区20a的功能层210的第一通孔601，并在所述第一通孔601内填充牺牲层605，因此，在形成第二通孔609时，所述牺牲层605能够将所述第一通孔601密封住，使得所述第一空腔701未暴露在形成所述第二通孔609的工艺环境中，有效地防止了形成第二通孔609的工艺对第一空腔701造成不良影响，例如：防止形成第二通孔609的工艺对第一空腔701露出的盖板造成损伤，从而降低了所述盖板70受损的机率、保障盖板70的完整性和薄膜质量，在器件工作时，相应能够减少红外线经过盖板70时的散射和反射，进而提高红外线透过率，优化了热电堆传感器的性能。
146.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

技术特征：
1.一种热电堆传感器的制作方法，其特征在于，包括：提供热电堆结构板，所述热电堆结构板包括热辐射感应区，所述热辐射感应区的热电堆结构板包括堆叠的功能层和基底层，所述热辐射感应区的功能层中形成有热电堆结构；形成贯穿所述热辐射感应区的功能层的第一通孔，所述第一通孔的底部暴露出所述基底层；在所述第一通孔内填充牺牲层；提供具有第一空腔的盖板；实现所述盖板与所述热电堆结构板的键合，所述第一空腔与所述热辐射感应区的功能层相对设置；形成贯穿所述牺牲层上方的基底层的第二通孔；去除所述牺牲层，暴露出所述第一通孔，所述第一通孔和第二通孔相连通构成贯穿所述热辐射感应区的热电堆结构板的连通孔，所述连通孔与所述第一空腔相连通；提供基板；实现所述基板与所述热电堆结构板的基底层的键合，所述基板与所述热辐射感应区的基底层之间形成有第二空腔，且所述第二空腔与所述连通孔相连通。2.如权利要求1所述的热电堆传感器的制作方法，其特征在于，所述形成所述牺牲层的步骤包括：在形成所述第一通孔之后，实现所述盖板与所述热电堆结构板的键合之前，在所述第一通孔内和功能层上形成牺牲材料层；去除位于所述功能层上的牺牲材料层，剩余填充于所述第一通孔内的牺牲材料层作为牺牲层。3.如权利要求2所述的热电堆传感器的制作方法，其特征在于，形成所述牺牲材料层的工艺包括：旋涂工艺或化学气相沉积工艺。4.如权利要求2所述的热电堆传感器的制作方法，其特征在于，所述去除位于所述功能层上的牺牲材料层的步骤包括：在填充于所述第一通孔内的牺牲材料层上形成硬掩膜层；以所述硬掩膜层为掩膜，去除位于所述功能层上的牺牲材料层。5.如权利要求1所述的热电堆传感器的制作方法，其特征在于，所述牺牲层的材料包括：聚酰亚胺或无定型碳。6.如权利要求1所述的热电堆传感器的制作方法，其特征在于，所述去除所述牺牲层的工艺包括：灰化工艺和反应离子刻蚀工艺中的任意一种或两种。7.如权利要求1所述的热电堆传感器的制作方法，其特征在于，所述热电堆传感器的制作方法还包括：在实现所述盖板与所述热电堆结构板的键合之后，在形成所述第二通孔之前，对所述基底层背向功能层一侧的表面进行减薄处理。8.如权利要求1所述的热电堆传感器的制作方法，其特征在于，所述热电堆结构板包括绝缘体上硅衬底，所述基底层为底层半导体层，所述功能结构层为顶层半导体层。9.如权利要求1所述的热电堆传感器的制作方法，其特征在于，所述热电堆传感器的制作方法还包括：在形成所述牺牲层后，实现所述盖板与所述热电堆结构板的键合之前，在所述功能层上的所述热辐射感应区的外围区域形成第一键合环；在提供具有第一空腔的盖板的步骤中，所述第一空腔的外围区域的盖板上还形成有第
二键合环；实现所述盖板与所述热电堆结构板的键合的步骤包括：实现所述第一键合环和第二键合环之间的键合，且所述第一键合环和第二键合环密封所述第一空腔。10.如权利要求9所述的热电堆传感器的制作方法，其特征在于，在实现所述盖板与所述热电堆结构板的键合的步骤中，所述第一键合环和第二键合环外围的所述盖板与所述热电堆结构之间形成有间隙；所述热电堆传感器的制作方法还包括：在实现所述盖板与所述热电堆结构板的键合之后，形成第二通孔之前，在所述间隙内形成填充层。11.如权利要求1所述的热电堆传感器的制作方法，其特征在于，所述热电堆传感器的制作方法还包括：实现所述盖板与所述热电堆结构板的键合之后，在形成贯穿所述牺牲层上方的基底层的第二通孔之前，在所述基底层背向所述功能层一侧的表面上形成围绕所述热辐射感应区的第三键合环；实现所述基板与所述热电堆结构板的键合的步骤包括：在所述基板上形成第四键合环；实现所述第三键合环和所述第四键合环之间的键合，所述第三键合环和第四键合环、与所述基板以及所述基底层围成密封的所述第二空腔。12.如权利要求11所述的热电堆传感器的制作方法，其特征在于，所述功能层上的所述热辐射感应区的外围区域形成有第一键合环，所述第一空腔的外围区的盖板上形成有第二键合环，实现所述盖板与所述热电堆结构板的键合包括：实现所述第一键合环和第二键合环的键合，所述第一键合环和第二键合环密封所述第一空腔；在形成所述第三键合环和所述第四键合环的步骤中，所述第三键合环和第四键合环的线宽，大于所述第一键合环和第二键合环的线宽。13.如权利要求1所述的热电堆传感器的制作方法，其特征在于，所述热电堆传感器的制作方法还包括：在实现所述基板与所述热电堆结构板的键合后，对所述基板背向所述热电堆结构板一侧的表面进行减薄处理，以及对所述盖板背向所述热电堆结构板的一侧表面进行减薄处理。14.如权利要求1所述的热电堆传感器的制作方法，其特征在于，在提供热电堆结构板的步骤中，所述功能层背向所述基底层一侧的表面上还形成有导电互连结构，所述导电互连结构位于所述热辐射感应区的外围区域；在实现所述基板与所述热电堆结构板的键合后，所述热电堆传感器的制作方法还包括：去除所述热辐射感应区的外围区域的部分盖板，暴露出所述导电互连结构。15.如权利要求1所述的热电堆传感器的制作方法，其特征在于，在提供基板的步骤中，所述基板上还形成有吸气剂层；在实现所述基板与所述热电堆结构板的键合的过程中，所述吸气剂层位于所述第二空腔内。16.如权利要求1所述的热电堆传感器的制作方法，其特征在于，所述热电堆传感器的制作方法还包括：在实现所述基板与所述热电堆结构板的基底层的键合之后，在去除所述热辐射感应区的外围区域的部分盖板之前，在所述盖板的背向第二键合环的表面上形成增透膜。17.一种热电堆传感器，其特征在于，所述热电堆传感器采用如权利要求1-16任一项所述热电堆传感器的制作方法形成。

技术总结
一种热电堆传感器及其制作方法，制作方法包括：在所述第一通孔内填充牺牲层；提供具有第一空腔的盖板；实现所述盖板与所述热电堆结构板的键合，所述第一空腔与所述热辐射感应区的功能层相对设置；形成贯穿所述牺牲层上方的基底层的第二通孔；去除所述牺牲层，暴露出所述第一通孔，所述第一通孔和第二通孔相连通构成贯穿所述热辐射感应区的热电堆结构板的连通孔，所述连通孔与所述第一空腔相连通；提供基板；实现所述基板与所述热电堆结构板的基底层的键合，所述基板与所述热辐射感应区的基底层之间形成有第二空腔，且所述第二空腔与所述连通孔相连通。本发明实施例有利于提升热电堆传感器的性能。传感器的性能。传感器的性能。


技术研发人员：陈达 刘孟彬
受保护的技术使用者：中芯集成电路（宁波）有限公司
技术研发日：2021.11.30
技术公布日：2022/3/8