阵列基板及其检测方法、显示面板及显示装置与流程

1.本技术涉及显示技术领域，具体而言，本技术涉及一种阵列基板及其检测方法、显示面板及显示装置。


背景技术：

2.目前高分辨率的显示面板以其清晰的图像效果让画面感觉更真实，此优势已经逐渐成为显示领域的关注点，备受消费者的青睐。
3.由于产品空间限制，显示面板中阵列基板的布线方式采用交替分层布线，目前在一些高分辨率的显示面板中，在显示面板的非显示区域，阵列基板的布线设计采用sw(switch，开关)一拖二设计，即每个sw与对应的相邻的两条扇出走线电连接，两条扇出走线位于不同的导电层，两条扇出走线与对应的像素信号线电连接。但这种设计非常不利于在et(画面)检测时，分层布线的膜层之间短路无法检出，从而容易导致工艺良率降低，存在显示上线不良缺陷，在后续制成模组时出现相关不良，浪费后段资材，用户抱怨度上升，产品竞争力下降。


技术实现要素：

4.本技术针对现有方式的缺点，提出一种阵列基板及其检测方法、显示面板及显示装置。
5.第一方面，本技术实施例提供了一种阵列基板，所属的显示面板包括显示区域和位于所述显示区域外围的非显示区域，阵列基板包括：位于非显示区域的至少两个开关单元和多条扇出走线；每条扇出走线与显示区域中对应的一组像素电连接；
6.每个开关单元对应配置有相邻两条扇出走线，对应的相邻两条扇出走线位于不同的导电层，对应的一条扇出走线在对应的另一条扇出走线所属导电层的正投影，与对应的另一条扇出走线重合；
7.每个开关单元的一个输出端电连接的一条扇出走线与开关单元的另一个输出端电连接的另一条扇出走线之间间隔有其它扇出走线。
8.第二方面，本技术实施例提供了一种显示面板，显示面板包括第一方面提供的阵列基板。
9.第三方面，本技术实施例提供了一种显示装置，显示面板包括电连接的柔性电路板和第二方面提供的显示面板。
10.第四方面，本技术实施例提供了一种如第一方面提供的阵列基板的检测方法，包括：
11.基于开关控制信号，每次控制一组开关单元开启，通过每个开关单元输出数据信号至电连接的两组像素，使得两组像素发光显示；每个开关单元通过不相邻的两条扇出走线与两组像素电连接；
12.检测每个开关单元电连接的两组像素共同显示的颜色是否符合设计颜色；
13.当检测到两组像素共同显示的颜色与设计颜色不符时，确定开关单元对应配置的相邻两条扇出走线之间存在短路。
14.本技术实施例提供的技术方案带来的有益技术效果包括：
15.本技术实施例提供的阵列基板，通过将每个开关单元与不相邻的两条扇出走线电连接，在et(画面)检测时，通过开关单元向不相邻的两条扇出走线电连接的像素信号线输出数据信号，使得与不相邻的两条扇出走线电连接的两组像素发光显示，当相邻的两条扇出走线之间发生短路时，该两组像素共同显示的颜色与设计颜色不符，分层布线的膜层之间短路能够及时检出拦截，提高工艺良率，改善显示上线不良，保证在后续制成模组时无相关不良，节约后段资材，提升用户满意度，提升产品竞争力。同时保留sw一拖二交替分层布线方式，能够节省空间。
16.本技术附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本技术的实践了解到。
附图说明
17.本技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
18.图1为本技术实施例提供的一种显示装置的架构示意图；
19.图2为本技术实施例提供的一种位于非显示区域的阵列基板布线结构的俯视示意图；
20.图3为本技术实施例提供的另一种位于非显示区域的阵列基板布线结构的俯视示意图；
21.图4为本技术实施例提供的一种fanout交叠布线剖面示意图。
22.附图标记：
23.1-显示面板，2-fpc(flexible printed circuit，柔性电路板)，11-显示区域，12-非显示区域；
24.13-数据信号线，131-第一条数据信号线，132-第二条数据信号线，133-第三条数据信号线，14-ic(integrated circuit，集成电路)；
25.15-开关单元，16-像素信号线，17-层间过孔，18-接合过孔，19-扇出走线，19a-r信号扇出走线，19b-g信号扇出走线。
具体实施方式
26.下面详细描述本技术，本技术的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本技术的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能解释为对本技术的限制。
27.本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本技术所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义
来解释。
28.本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本技术的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
29.本技术的发明人进行研究发现，现有的显示面板中阵列基板的布线方式，在et(画面)点灯检测时(即还未制程模组时的检测)，当sw(switch，开关)打开时，输出data(数据)信号至相邻的两条扇出走线，使得相邻的两组像素发光显示，假如两条扇出走线short(短路)，则两条扇出走线相互影响，但信号值不变(同一个信号开关sw，同一个信号幅值)，因此sw一拖二的两条扇出走线相互short(短路)，et(画面)无法检出分层布线的膜层之间短路，从而容易导致工艺良率降低，存在显示上线不良缺陷，在后续制成模组时出现相关不良，浪费后段资材，用户抱怨度上升，产品竞争力下降。
30.本技术提供的一种阵列基板及其检测方法、显示面板及显示装置，旨在解决现有技术的如上技术问题。
31.下面以具体地实施例对本技术的技术方案以及本技术的技术方案如何解决上述技术问题进行详细说明。
32.本技术实施例提供了一种显示装置，如图1所示，显示装置包括电连接的fpc(flexible printed circuit，柔性电路板)2和显示面板1。
33.本技术实施例提供了一种显示面板1，如图1所示，显示面板1包括阵列基板。显示面板1还包括显示区域11和位于显示区域11外围的非显示区域12，显示区域11包括多条像素信号线16和多组像素，一条像素信号线电连接一组像素。
34.可选地，如图1所示，显示面板1还包括ic(integrated circuit，集成电路)14，ic(integrated circuit，集成电路)14包括源极驱动器和/或栅极驱动器。
35.本技术实施例提供的显示装置及显示面板1，在et(画面)检测时，分层布线的膜层之间短路能够及时检出拦截，提高工艺良率，改善显示上线不良，保证在后续制成模组时无相关不良，节约后段资材，提升用户满意度，提升产品竞争力。
36.本技术实施例提供了一种阵列基板，应用于各种显示产品，电子产品，包括窄边框及tv(电视)产品。
37.如图2、3和4所示，阵列基板所属的显示面板1包括显示区域11和位于显示区域11外围的非显示区域12，阵列基板包括：位于非显示区域12的至少两个开关单元15和多条扇出走线19，每条扇出走线19与显示区域11中对应的一组像素电连接。
38.每个开关单元15对应配置有相邻两条扇出走线19，对应的相邻两条扇出走线19位于不同的导电层，对应的一条扇出走线19在对应的另一条扇出走线19所属导电层的正投影，与对应的另一条扇出走线19重合。
39.每个开关单元15的一个输出端电连接的一条扇出走线19与开关单元15的另一个输出端电连接的另一条扇出走线19之间间隔有其它扇出走线。
40.也就是说，每个开关单元15的一个输出端与对应的一条扇出走线19电连接，另一个输出端与不对应的一条扇出走线19电连接，与两个输出端电连接的两条扇出走线19之间间隔有其它扇出走线19。
41.本技术实施例提供的阵列基板，通过将每个开关单元15与不相邻的两条扇出走线19电连接，在et(画面)检测时，通过开关单元15向不相邻的两条扇出走线19电连接的像素信号线16输出数据信号，使得与不相邻的两条扇出走线19电连接的两组像素发光显示，当相邻的两条扇出走线19之间发生短路时，该两组像素共同显示的颜色与设计颜色不符，分层布线的膜层之间短路能够及时检出拦截，提高工艺良率，改善显示上线不良，保证在后续制成模组时无相关不良，节约后段资材，提升用户满意度，提升产品竞争力。同时保留sw一拖二交替分层布线方式，能够节省空间。
42.在一些实施例中，如图2和图3所示，阵列基板还包括：位于非显示区域12的三条数据信号线13；每条数据信号线与对应的开关单元15电连接。每条数据信号线与ic(integrated circuit，集成电路)14电连接，用于接收ic输出的数据信号。
43.图2中，第一数据信号线131传输dr信号，第二条数据信号线132传输db信号，第三条数据信号线133传输dg信号。
44.图3中，第一条数据信号线131传输dm信号，第二条数据信号线132传输dy信号，第三条数据信号线133传输dc信号。
45.在一些实施例中，如图2和图3所示，每个开关单元15的源极通过层间过孔17与对应的数据信号线电连接。
46.由于每个开关单元15(例如sw1、sw2、sw3和sw4)的源极区域为gate布线区域，因此，每个开关单元15(例如sw1、sw2、sw3和sw4)的源极通过层间过孔17调至data层与对应的数据信号线13电连接，避免短路。
47.具体的，如图2所示，sw1和sw4通过层间过孔17与第一条数据信号线131电连接，sw2通过层间过孔17与第二条数据信号线132电连接，sw3通过层间过孔17与第三条数据信号线133电连接。
48.具体的，如图3所示，sw1通过层间过孔17与第一条数据信号线131电连接，sw2和sw3通过层间过孔17与第二条数据信号线132电连接，sw4通过层间过孔17与第三条数据信号线133电连接。
49.在一些实施例中，如图2和4所示，阵列基板还包括多条连接线，多条连接线位于非显示区域12；
50.每个开关单元15的两个输出端通过两条连接线与不相邻的两条扇出走线19电连接，用于接收到开关控制信号时，向与不相邻的两条扇出走线19对应电连接的像素信号线16输出数据信号，使得与不相邻的两条扇出走线19电连接的两组像素发光显示；当一个开关单元15对应配置的相邻的两条扇出走线19之间发生短路时，一个开关单元15电连接的两组像素共同显示的颜色与设计颜色不符。
51.在一些实施例中，如图2和4所示，不相邻的两条扇出走线19对应电连接的两条像素信号线16都与相同颜色的像素电连接；
52.每个开关单元15用于接收到开关控制信号时，向与不相邻的两条扇出走线19对应的像素信号线16输出数据信号，使得与不相邻的两条扇出走线19电连接的两组像素发光显
示；当一个开关单元15对应配置的相邻的两条扇出走线19之间发生短路时，一个开关单元15电连接的两组像素共同显示的颜色与设计单色不符。其中，一组像素包括一列像素。
53.在一些实施例中，如图2和4所示，与每个开关单元15的两个输出端电连接的两条连接线位于不同的导电层。
54.示例性地，如图2所示，sw1的一个输出端(漏极，位于data层)通过层间过孔17调至gata层，sw1的另一个输出端(漏极)位于data层，即sw1电连接的两条连接线分别位于gata层和data层。
55.图2中，在连接线与fanout(扇出)交叠布线区域之间，设置有接合过孔18，该接合过孔18用于与ic(integrated circuit，集成电路)14的输出引脚绑定，在后续模组制程中，该ic一对一输出数据信号至每一列像素。
56.如图2和图4所示，fanout(扇出)交叠布线的r信号扇出走线19a位于gate层，g信号扇出走线19b位于sd层。r信号扇出走线19a与g信号扇出走线19b之间为绝缘层。正常情况下，控制r信号扇出走线19a和g信号扇出走线19b为互相独立的，r信号扇出走线19a和g信号扇出走线19b之间有绝缘层进行隔离；当膜层沉积异常出现绝缘层缺失时，导致r信号扇出走线19a和g信号扇出走线19b出现短路串扰情况。
57.如图2所示，位于fanout(扇出)交叠布线的gate层的扇出走线19通过层间过孔17调至data层后输出至显示区域11。
58.图2中，r表示r信号扇出走线，r信号扇出走线电连接一组像素显示的颜色为红色。g表示g信号扇出走线，g信号扇出走线电连接一组像素显示的颜色为绿色。b表示b信号扇出走线，b信号扇出走线电连接一组像素显示的颜色为蓝色。
59.具体的，et(画面)点灯检测时，由et pad输出源极信号至三条数据信号线，et pad输出栅极信号至各开关单元15(例如sw1、sw2、sw3和sw4)，包括如下步骤：
60.步骤s11：基于开关控制信号(et pad输出的栅极信号)，每次控制一组开关单元15开启(即一条数据信号线对应电连接的所有开关单元15全部开启，其它数据信号线的情况同理)，通过每个开关单元15输出数据信号至电连接的两组像素，使得两组像素发光显示；每个开关单元15通过不相邻的两条扇出走线19与两组像素电连接；
61.步骤s12：检测每个开关单元15电连接的两组像素共同显示的颜色是否符合设计单色；每个开关单元15电连接的两组像素的颜色都是设计单色；单色包括红色(r)、绿色(g)或蓝色(b)。
62.步骤s13：当检测到两组像素共同显示的颜色与设计单色不符时，确定开关单元15对应配置的相邻两条扇出走线19之间存在短路。
63.现有技术中的sw一拖二布线方式为每个sw与对应的相邻的两条扇出走线19电连接，即sw1与两条扇出走线19(r和g)电连接，sw2与两条扇出走线19(b和r)电连接,sw3与两条扇出走线19(g和b)电连接，sw4与两条扇出走线19(r和g)电连接。
64.如图2所示，本技术实施例的sw一拖二布线方式为每个sw与不相邻两列同颜色像素电连接，et(画面)点灯检测时，同时点亮与sw开关电连接的两列像素信号线16。共有三种情况，即整体显示纯色红画面“r+r”，整体显示纯色绿画面“g+g”，整体显示纯色蓝画面“b+b”。
65.示例性地，第一种情况(整体显示纯色红画面“r+r”)，基于et pad输出的栅极信
号，第一条数据信号线131对应电连接的所有开关单元15(例如sw1、sw4
……
)全部开启，通过每个开关单元15输出数据信号dr至电连接的两组像素，使得两组像素发光显示，整体显示的画面颜色为纯色红画面。当检测到两组像素共同显示的颜色为黄色时，确定开关单元15对应配置的相邻两条扇出走线19(r信号扇出走线与g信号扇出走线)之间存在短路。
66.第二种情况(整体显示纯色绿画面“g+g”)和第三种情况(整体显示纯色蓝画面“g+g”)，检测方法与第一种情况(整体显示纯色红画面“r+r”)相同。
67.本技术实施例提供的阵列基板，一方面，使得et(画面)点灯检测时，能够显示纯色画面，和模组保持一致。另一方面，能够及时检出拦截分层布线的膜层之间短路，提高工艺良率，改善显示上线不良，保证在后续制成模组时无相关不良，节约后段资材，提升用户满意度，提升产品竞争力。同时保留sw一拖二交替分层布线方式，能够节省空间。
68.在一些实施例中，不相邻的两条扇出走线19对应电连接的两条像素信号线16分别与不同颜色的像素电连接；
69.每个开关单元15用于接收到开关控制信号时，向与不相邻的两条扇出走线19对应的像素信号线16输出数据信号，使得与不相邻的两条扇出走线19电连接的两组像素发光显示；当一个开关单元15对应配置的相邻的两条扇出走线19之间发生短路时，一个开关单元15电连接的两组像素共同显示的颜色与设计混色不符。其中，一组像素包括一列像素。
70.在一些实施例中，与每个开关单元15的两个输出端电连接的两条连接线都位于相同的导电层。
71.示例性地，如图3所示，sw1的一个输出端(漏极，位于data层)通过层间过孔17调至gata层，sw1的另一个输出端(漏极，位于data层)通过层间过孔17调至gata层。即与sw1电连接的两条连接线都位于gate层，位于相同的导电层。
72.示例性地，如图3所示，sw2的一个输出端(漏极)位于data层，sw2的另一个输出端(漏极)位于data层。即与sw2电连接的两条连接线都位于data层，位于相同的导电层。
73.在一些实施例中，与一个开关单元15(例如sw1)电连接的两条连接线都位于第一导电层(例如gate层)；与另一个开关单元15(例如sw2)电连接的两条连接线都位于第二导电层(例如date层)；
74.第一导电层与第二导电层为不同的导电层；一个开关单元15与另一个开关单元15为相邻的开关单元15。
75.例如，第一导电层为gate层，第二导电层包括date层。或者，第一导电层为date层，第二导电层包括gate层。
76.示例性地，如图3所示，与sw1电连接的两条连接线都位于gate层，与sw2电连接的两条连接线都位于data层，与sw3电连接的两条连接线都位于gata层，与sw4电连接的两条连接线都位于data层。
77.图3中，在连接线与fanout(扇出)交叠布线区域之间，设置有接合过孔18，该接合过孔18用于与ic(integrated circuit，集成电路)14的输出引脚绑定，在后续模组制程中，该ic一对一输出数据信号至每一列像素。
78.如图3和图4所示，fanout(扇出)交叠布线的r信号扇出走线19a位于gate层，g信号扇出走线19b位于sd层。r信号扇出走线19a与g信号扇出走线19b之间为绝缘层。正常情况下，控制r信号扇出走线19a和g信号扇出走线19b为互相独立的，r信号扇出走线19a和g信号
扇出走线19b之间有绝缘层进行隔离；当膜层沉积异常出现绝缘层缺失时，导致r信号扇出走线19a和g信号扇出走线19b出现短路串扰情况。
79.如图3所示，位于fanout(扇出)交叠布线的gate层的扇出走线19通过层间过孔17调至data层后输出至显示区域11。
80.图3中，r表示r信号扇出走线，r信号扇出走线电连接一组像素显示的颜色为红色。g表示g信号扇出走线，g信号扇出走线电连接一组像素显示的颜色为绿色。b表示b信号扇出走线，b信号扇出走线电连接一组像素显示的颜色为蓝色。
81.具体的，et(画面)点灯检测时，由et pad输出源极信号至三条数据信号线，et pad输出栅极信号至各开关单元15(例如sw1、sw2、sw3和sw4)，包括如下步骤：
82.步骤s21：基于开关控制信号(et pad输出的栅极信号)，每次控制一组开关单元15开启(即一条数据信号线对应电连接的所有开关单元15全部开启，其它数据信号线的情况同理)，通过每个开关单元15输出数据信号至电连接的两组像素，使得两组像素发光显示；每个开关单元15通过不相邻的两条扇出走线19与两组像素电连接；
83.步骤s22：检测每个开关单元15电连接的两组像素共同显示的颜色是否符合设计混色；每个开关单元15电连接的两组像素的颜色都是设计混色；
84.步骤s23：当检测到两组像素共同显示的颜色与设计混色不符时，确定开关单元15对应配置的相邻两条扇出走线19之间存在短路。
85.现有技术中的sw一拖二布线方式为每个sw与对应的相邻的两条扇出走线19电连接，即sw1与两条扇出走线19(r和g)电连接，sw2与两条扇出走线19(b和r)电连接,sw3与两条扇出走线19(g和b)电连接，sw4与两条扇出走线19(r和g)电连接。
86.如图3所示，本技术实施例的sw一拖二布线方式为每个sw与不相邻两列不同颜色像素电连接，et(画面)点灯检测时，同时点亮与sw开关电连接的两列像素信号线16。共有三种情况，即整体显示玫红色画面“r+b”，整体显示黄色画面“g+r”，整体显示青色画面“b+g”。
87.示例性地，第一种情况(整体显示玫红色画面“r+b”)，基于et pad输出的栅极信号，第一条数据信号线131对应电连接的所有开关单元15(例如sw1)全部开启，通过每个开关单元15输出数据信号dm至电连接的两组像素，使得两组像素发光显示，整体显示的画面颜色为玫红色画面。当检测到两组像素共同显示的颜色为绿色时，确定开关单元15对应配置的相邻两条扇出走线19(r信号扇出走线与g信号扇出走线)之间存在短路。
88.当检测到两组像素共同显示的绿色深浅变浅了、显示数量不一致、显示亮度变化等情况，确定由于r信号扇出走线与g信号扇出走线短路后，又多了一条r信号扇出走线，即三条扇出走线短路(rrg)，或者多了一条g信号扇出走线，即三条扇出走线短路(rgg)。
89.第二种情况(整体显示黄色画面“g+r”)和第三种情况(整体显示青色画面“b+g”)，检测方法与第一种情况(整体显示玫红色画面“r+b”)相同。
90.本技术实施例提供的阵列基板能够及时检出拦截分层布线的膜层之间短路，提高工艺良率，改善显示上线不良，保证在后续制成模组时无相关不良，节约后段资材，提升用户满意度，提升产品竞争力。同时保留sw一拖二交替分层布线方式，能够节省空间。
91.基于同一发明构思，本技术实施例提供了一种如上述任一实施例提供的阵列基板的检测方法，包括：
92.步骤s1：基于开关控制信号，每次控制一组开关单元15开启，通过每个开关单元15
输出数据信号至电连接的两组像素，使得两组像素发光显示；每个开关单元15通过不相邻的两条扇出走线19与两组像素电连接；
93.步骤s2：检测每个开关单元15电连接的两组像素共同显示的颜色是否符合设计颜色；
94.步骤s3：当检测到两组像素共同显示的颜色与设计颜色不符时，确定开关单元15对应配置的相邻两条扇出走线19之间存在短路。
95.在一些实施例中，检测每个开关单元15电连接的两组像素共同显示的颜色是否符合设计颜色，包括：
96.检测每个开关单元15电连接的两组像素共同显示的颜色是否符合设计单色；每个开关单元15电连接的两组像素的颜色都是设计单色；
97.以及，当检测到两组像素共同显示的颜色与设计颜色不符时，确定开关单元15对应配置的相邻两条扇出走线19之间存在短路，包括：
98.当检测到两组像素共同显示的颜色与设计单色不符时，确定开关单元15对应配置的相邻两条扇出走线19之间存在短路。
99.本技术实施例提供的阵列基板的检测方法，能够及时检出拦截分层布线的膜层之间短路，提高工艺良率，改善显示上线不良，保证在后续制成模组时无相关不良，节约后段资材，提升用户满意度，提升产品竞争力。同时保留sw一拖二交替分层布线方式，能够节省空间。
100.在一些实施例中，检测每个开关单元15电连接的两组像素共同显示的颜色是否符合设计颜色，包括：
101.检测每个开关单元15电连接的两组像素共同显示的颜色是否符合设计混色；每个开关单元15电连接的两组像素的颜色都是设计混色；
102.以及，当检测到两组像素共同显示的颜色与设计颜色不符时，确定开关单元15对应配置的相邻两条扇出走线19之间存在短路，包括：
103.当检测到两组像素共同显示的颜色与设计混色不符时，确定开关单元15对应配置的相邻两条扇出走线19之间存在短路。
104.本技术实施例提供的阵列基板的检测方法，能够及时检出拦截分层布线的膜层之间短路，提高工艺良率，改善显示上线不良，保证在后续制成模组时无相关不良，节约后段资材，提升用户满意度，提升产品竞争力。同时保留sw一拖二交替分层布线方式，能够节省空间。
105.应用本技术实施例，至少能够实现如下有益效果：
106.(1)本技术实施例提供的阵列基板，通过将每个开关单元15与不相邻的两条扇出走线19电连接，在et(画面)检测时，通过开关单元15向不相邻的两条扇出走线19电连接的像素信号线16输出数据信号，使得与不相邻的两条扇出走线19电连接的两组像素发光显示，当相邻的两条扇出走线19之间发生短路时，该两组像素共同显示的颜色与设计颜色不符，分层布线的膜层之间短路能够及时检出拦截，提高工艺良率，改善显示上线不良，保证在后续制成模组时无相关不良，节约后段资材，提升用户满意度，提升产品竞争力。同时保留sw一拖二交替分层布线方式，能够节省空间。
107.(2)本技术实施例提供的阵列基板，使得et(画面)点灯检测时，能够显示纯色画
面，和模组保持一致。
108.本技术领域技术人员可以理解，本技术中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本技术中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本技术中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
109.术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。
110.应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
111.以上所述仅是本技术的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本技术的保护范围。

技术特征：
1.一种阵列基板，其特征在于，所属的显示面板包括显示区域和位于所述显示区域外围的非显示区域，所述阵列基板包括：位于所述非显示区域的至少两个开关单元和多条扇出走线；每条所述扇出走线与所述显示区域中对应的一组像素电连接；每个所述开关单元对应配置有相邻两条扇出走线，所述对应的相邻两条扇出走线位于不同的导电层，所述对应的一条扇出走线在所述对应的另一条扇出走线所属导电层的正投影，与所述对应的另一条扇出走线重合；每个所述开关单元的一个输出端电连接的一条扇出走线与所述开关单元的另一个输出端电连接的另一条扇出走线之间间隔有其它扇出走线。2.根据权利要求1所述的阵列基板，其特征在于，还包括多条连接线，所述多条连接线位于所述非显示区域；每个开关单元的两个输出端通过两条连接线与不相邻的两条扇出走线电连接，用于接收到开关控制信号时，向与所述不相邻的两条扇出走线对应电连接的像素信号线输出数据信号，使得与所述不相邻的两条扇出走线电连接的两组像素发光显示；当一个开关单元对应配置的相邻的两条扇出走线之间发生短路时，所述一个开关单元电连接的两组像素共同显示的颜色与设计颜色不符。3.根据权利要求2所述的阵列基板，其特征在于，所述不相邻的两条扇出走线对应电连接的两条像素信号线都与相同颜色的像素电连接；每个开关单元用于接收到所述开关控制信号时，向与所述不相邻的两条扇出走线对应的像素信号线输出所述数据信号，使得与所述不相邻的两条扇出走线电连接的两组像素发光显示；当一个开关单元对应配置的相邻的两条扇出走线之间发生短路时，所述一个开关单元电连接的两组像素共同显示的颜色与设计单色不符。4.根据权利要求3所述的阵列基板，其特征在于，与每个开关单元的两个输出端电连接的两条连接线位于不同的导电层。5.根据权利要求2所述的阵列基板，其特征在于，所述不相邻的两条扇出走线对应电连接的两条像素信号线分别与不同颜色的像素电连接；每个开关单元用于接收到所述开关控制信号时，向与所述不相邻的两条扇出走线对应的像素信号线输出所述数据信号，使得与所述不相邻的两条扇出走线电连接的两组像素发光显示；当一个开关单元对应配置的相邻的两条扇出走线之间发生短路时，所述一个开关单元电连接的两组像素共同显示的颜色与设计混色不符。6.根据权利要求5所述的阵列基板，其特征在于，与每个开关单元的两个输出端电连接的两条连接线都位于相同的导电层。7.根据权利要求6所述的阵列基板，其特征在于，与一个开关单元电连接的两条连接线都位于第一导电层；与另一个开关单元电连接的两条连接线都位于第二导电层；所述第一导电层与所述第二导电层为不同的导电层；所述一个开关单元与所述另一个开关单元为相邻的开关单元。8.根据权利要求1至7中任一所述的阵列基板，其特征在于，还包括：位于所述非显示区
域的三条数据信号线；每条数据信号线与对应的开关单元电连接。9.根据权利要求8所述的阵列基板，其特征在于，每个所述开关单元的源极通过层间过孔与对应的数据信号线电连接。10.一种显示面板，其特征在于，包括权利要求1至9任一项所述的阵列基板。11.一种显示装置，其特征在于，包括电连接的柔性电路板和权利要求10所述的显示面板。12.一种如权利要求1至9中任一所述的阵列基板的检测方法，其特征在于，包括：基于开关控制信号，每次控制一组开关单元开启，通过每个所述开关单元输出数据信号至电连接的两组像素，使得所述两组像素发光显示；每个所述开关单元通过不相邻的两条扇出走线与两组像素电连接；检测每个所述开关单元电连接的两组像素共同显示的颜色是否符合设计颜色；当检测到所述两组像素共同显示的颜色与设计颜色不符时，确定所述开关单元对应配置的相邻两条扇出走线之间存在短路。

技术总结
本申请提供了一种阵列基板及其检测方法、显示面板及显示装置，阵列基板包括：位于非显示区域的至少两个开关单元和多条扇出走线；每条所述扇出走线与显示区域中对应的一组像素电连接；每个开关单元对应配置有相邻两条扇出走线，对应的相邻两条扇出走线位于不同的导电层，对应的一条扇出走线在对应的另一条扇出走线所属导电层的正投影，与对应的另一条扇出走线重合；每个所述开关单元的一个输出端电连接的一条扇出走线与所述开关单元的另一个输出端电连接的另一条扇出走线之间间隔有其它扇出走线。采用本申请，能够及时检出拦截分层布线的膜层之间短路，提高工艺良率。提高工艺良率。提高工艺良率。


技术研发人员：薛静 王智勇 宋勇 于洪俊 李志
受保护的技术使用者：北京京东方光电科技有限公司
技术研发日：2021.11.30
技术公布日：2022/3/8