图像传感器及图像传感器的形成方法与流程

1.本发明涉及半导体制造领域，尤其涉及一种图像传感器及图像传感器的形成方法。


背景技术：

2.cmos图像传感器(cmos image sensor，简称cis)主要通过收集的光生载流子输出信号形成图像，所以光生载流子的收集对图像的质量具有决定性影响。传统cmos图像传感器采用的是fd结电容存储光电二极管收集的光生载流子，但fd结电容受晶体管工作电流电压影响较大，寄生效应明显，输出信号噪声较大。
3.mim(金属-介质-金属，metal-insultor-metal，简称mim)电容具有零耗尽和高导电率的特点，mim电容应用于芯片中代替结电容，可以有效降低接触电阻和寄生电容，优化信噪比降低噪声输出的效果。
4.然而，随着cmos图像传感器的尺寸不断缩小，mim电容在图像传感器中的应用也遇到挑战。


技术实现要素：

5.本发明解决的技术问题是提供一种图像传感器及图像传感器的形成方法，以提升图像传感器的性能。
6.为解决上述技术问题，本发明技术方案提供一种图像传感器，包括：基底，所述基底包括第一面，所述基底包括像素区；位于基底第一面上的电容结构，所述电容结构包括第一电极层、位于第一电极层上的介电层以及位于介电层上的第二电极层；位于第一电极层上的第一插塞；位于第二电极层上的第二插塞；位于第一插塞上的第一顶层金属，所述第一顶层金属沿平行于基底表面方向上的宽度是第一插塞沿平行于基底表面方向上的宽度的两倍以上，所述第一顶层金属与像素区电连接；位于第二插塞上的第二顶层金属，所述第二顶层金属沿平行于基底表面方向上的宽度是第二插塞沿平行于基底表面方向上的宽度的两倍以上，所述第二顶层金属与外部电压电连接。
7.可选的，所述像素区内具有感光结构，所述基底第一面暴露出所述感光结构；所述基底还包括浮置扩散区，所述基底第一面暴露出浮置扩散区表面。
8.可选的，还包括：位于基底第一面上的传输晶体管，所述传输晶体管位于部分所述感光结构上，且所述浮置扩散区与所述传输晶体管相接；所述第一顶层金属与浮置扩散区电连接。
9.可选的，还包括：位于基底第一面上的导电结构和介质结构，所述导电结构位于介质结构内，所述导电结构包括若干层第三插塞和位于第三插塞上的第三金属层的堆叠，所述第三金属层的宽度是第三插塞宽度的两倍；所述电容结构位于导电结构和介质结构上，所述第一顶层金属通过导电结构与浮置扩散区电连接。
10.可选的，所述第二电极层的面积小于所述第一电极层的面积，所述第二电极层暴
露出部分所述第一电极层上的介电层表面；还包括：位于第二电极层表面和介电层表面的阻挡层；位于介质结构上的第一介质层，所述电容结构和阻挡层位于所述第一介质层内，所述第一插塞和第二插塞位于所述第一介质层内；位于第一介质层内的第四插塞，所述第四插塞与所述导电结构电连接，所述第一顶层金属通过第四插塞与所述导电结构电连接。
11.可选的，所述第一插塞的高宽比范围为5：1～8：1；所述第二插塞的高宽比范围为5：1～8：1；所述第四插塞的高宽比范围为5：1～8：1。
12.可选的，还包括：位于第一介质层上、第一插塞上、第二插塞上和第四插塞上的第二介质层，所述第一顶层金属和第二顶层金属位于第二介质层内。
13.可选的，还包括：所述第一顶层金属的高宽比范围为2：1～4：1；所述第二顶层金属的高宽比范围为2：1～4：1。
14.可选的，所述基底还包括与第一面相对的第二面，所述图像传感器还包括：位于基底第二面像素区上的滤光结构；位于滤光结构上的透镜结构。
15.相应地，本发明技术方案还提供一种图像传感器的形成方法，包括：提供基底，所述基底包括第一面，所述基底包括像素区；在基底第一面上形成电容结构，所述电容结构包括第一电极层、位于第一电极层上的介电层以及位于介电层上的第二电极层；在电容结构上形成第一介质层；在第一介质层内形成第一插塞和第二插塞，所述第一插塞位于第一电极层上，所述第二插塞位于第二电极层上；在第一介质层上形成第二介质层；在第二介质层内形成第一顶层金属和第二顶层金属，所述第一顶层金属位于第一插塞上，所述第一顶层金属沿平行于基底表面方向上的宽度是第一插塞沿平行于基底表面方向上的宽度的两倍以上，所述第一顶层金属与像素区电连接，所述第二顶层金属位于第二插塞上，所述第二顶层金属沿平行于基底表面方向上的宽度是第二插塞沿平行于基底表面方向上的宽度的两倍以上，所述第二顶层金属与外部电压电连接。
16.可选的，所述像素区内具有感光结构，所述基底第一面暴露出所述感光结构；所述基底还包括浮置扩散区，所述基底第一面暴露出浮置扩散区表面。
17.可选的，在基底第一面上形成电容结构之前，还包括：在基底第一面上形成传输晶体管，所述传输晶体管位于部分所述感光结构上，且所述浮置扩散区与所述传输晶体管相接；所述第一顶层金属与浮置扩散区电连接。
18.可选的，在基底第一面上形成传输晶体管之后，在基底第一面上形成电容结构之前，还包括：在基底第一面上形成导电结构和介质结构，所述导电结构位于介质结构内，所述导电结构包括若干层第三插塞和位于第三插塞上的第三金属层的堆叠，所述第三金属层的宽度是第三插塞宽度的两倍以上；所述第一顶层金属通过导电结构与浮置扩散区电连接。
19.可选的，所述第二电极层的面积小于所述第一电极层的面积，所述第二电极层暴露出部分所述第一电极层上的介电层表面；形成导电结构和介质结构之后，还包括：在第二电极层表面和介电层表面形成阻挡层，所述第一介质层位于阻挡层上。
20.可选的，在形成第一插塞和第二插塞的同时，还包括：在第一介质层内形成第四插塞，所述第四插塞与所述导电结构电连接，所述第一顶层金属通过第四插塞与所述导电结构电连接。
21.可选的，所述第一插塞、第二插塞和第四插塞的形成方法包括：在第一介质层内形
成第一开口、第二开口和第四开口，所述第一开口暴露出部分所述第一电极层表面，所述第二开口暴露出部分所述第二电极层表面，所述第四开口暴露出部分所述导电结构表面；在第一开口内、第二开口内、第四开口内和第一介质层上形成导电材料层；平坦化所述导电材料层，直至暴露出第一介质层表面，在第一开口内形成第一插塞，在第二开口内形成第二插塞，在第四开口内形成第四插塞。
22.可选的，所述第一开口的深宽比范围为5：1～8：1；所述第二开口的深宽比范围为5：1～8：1；所述第四开口的深宽比范围为5：1～8：1。
23.可选的，所述第一顶层金属和第二顶层金属的形成方法包括：在第一介质层上、第一插塞上、第二插塞上和第四插塞上形成第二介质层；在第二介质层内形成第一凹槽和第二凹槽，所述第一凹槽暴露出所述第一插塞和第四插塞顶部表面，所述第二凹槽暴露出所述第二插塞顶部表面；在第一凹槽内、第二凹槽内和第二介质层上形成导电材料层；平坦化所述导电材料层，直至暴露出第二介质层表面，在第一凹槽内形成第一顶层金属，在第二凹槽内形成第二顶层金属。
24.可选的，所述第一凹槽的深宽比范围为2：1～4：1；所述第二凹槽的深宽比范围为2：1～4：1。
25.可选的，所述基底还包括与第一面相对的第二面，所述方法还包括：在基底第二面像素区上形成滤光结构；在滤光结构上形成透镜结构。
26.与现有技术相比，本发明的技术方案具有以下有益效果：
27.本发明的技术方案，通过先在第一介质层内形成第一插塞和第二插塞，所述第一插塞位于第一电极层上，所述第二插塞位于第二电极层上，再在第二介质层内形成第一顶层金属和第二顶层金属，所述第一顶层金属位于第一插塞上，所述第二顶层金属位于第二插塞上，所述第一顶层金属的宽度是第一插塞宽度的两倍以上，所述第二顶层金属的宽度是第二插塞宽度的两倍以上。所述第一插塞和第一顶层金属不同时形成，所述第二插塞和第二顶层金属不同时形成，同时所述第一插塞的尺寸远小于所述第一顶层金属的尺寸，所述第二插塞的尺寸远小于所述第二顶层金属尺寸，从而在满足电容结构容值性能的情况下，所述第一插塞和第二插塞能够占用较小的面积，以满足小尺寸图像传感器的需求。
附图说明
28.图1是一实施例中图像传感器的结构示意图；
29.图2至图7是本发明实施例中图像传感器形成过程的结构示意图。
具体实施方式
30.如背景技术所述，随着cmos图像传感器的尺寸不断缩小，mim电容在图像传感器中的应用也遇到挑战。现结合具体的实施例进行分析说明。
31.图1是一实施例中图像传感器的结构示意图。
32.请参考图1，所述图像传感器包括：基底100，所述基底100包括相对的第一面和第二面，所述基底包括像素区，所述像素区内具有感光结构101，所述基底100还包括浮置扩散区102，所述基底100第一面暴露出浮置扩散区102表面；位于基底100第一面上的传输晶体管103，所述传输晶体管103位于部分所述感光结构101上，且所述浮置扩散区102与所述传
输晶体管103相接；位于基底第一面上的导电结构104；位于基底100第一面上的电容结构，所述电容结构包括第一电极层105、位于第一电极层105上的介电层106以及位于介电层106上的第二电极层107；位于第一电极层105上的第一插塞111；位于第二电极层107上的第二插塞108；位于第一插塞111上的第一顶层金属112，所述第一顶层金属112通过第四插塞110和导电结构104与像素区的浮置扩散区102电连接，位于第二插塞108上的第二顶层金属109。
33.所述图像传感器中，所述传输晶体管103将感光结构101内的电子传输至浮置扩散区102，所述电容结构通过第四插塞110和导电结构104与像素区的浮置扩散区102电连接，以达到所述电容结构将感光结构101产生的电子存储起来的目的。
34.然而，为了使电容结构与像素区的间距足够远，以减小电容结构与像素区之间的寄生电容，所述电容结构通常与顶层金属电连接，所属顶层金属需要较大的表面积以便后续与外部电路进行连接。所述第一插塞111以及位于第一插塞111上的第一顶层金属112、第二插塞108以及位于第二插塞108上的第二顶层金属109均为大马士革结构，因此，所述第一插塞111和第一顶层金属112之间的尺寸差距较小，所述第二插塞108和第二顶层金属109之间的尺寸差距较小，从而所述第一插塞111、第一顶层金属112、第二插塞108和第二顶层金属109占据大量的空间，当像素区的尺寸越来越小时，会使得像素区上的电容结构和其他金属走线的空间被挤压，使得电容结构的容值无法满足要求。
35.为了解决上述问题，本发明技术方案提供一种图像传感器及图像传感器的形成方法，通过先在第一介质层内形成第一插塞和第二插塞，所述第一插塞位于第一电极层上，所述第二插塞位于第二电极层上，再在第二介质层内形成第一顶层金属和第二顶层金属，所述第一顶层金属位于第一插塞上，所述第二顶层金属位于第二插塞上，所述第一顶层金属的宽度是第一插塞宽度的两倍以上，所述第二顶层金属的宽度是第二插塞宽度的两倍以上。所述第一插塞和第一顶层金属不同时形成，所述第二插塞和第二顶层金属不同时形成，同时所述第一插塞的尺寸远小于所述第一顶层金属的尺寸，所述第二插塞的尺寸远小于所述第二顶层金属尺寸，从而在满足电容结构容值性能的情况下，所述第一插塞和第二插塞能够占用较小的面积，以满足小尺寸图像传感器的需求。
36.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
37.图2至图7是本发明实施例中图像传感器形成过程的结构示意图。
38.请参考图2，提供基底200。
39.在本实施例中，所述基底200包括相对的第一面(未标示)和第二面(未标示)，所述基底200包括像素区。
40.所述像素区内具有感光结构201，所述基底200第一面暴露出所述感光结构201；所述基底200还包括浮置扩散区202，所述基底200第一面暴露出浮置扩散区202表面。
41.在本实施例中，所述基底200的材料包括硅。所述感光结构201包括感光二极管。
42.所述浮置扩散区202内具有掺杂离子，所述掺杂离子包括n型离子或p型离子；所述n型离子包括磷离子、砷离子或锑离子；所述p型离子包括硼离子、硼氟离子或铟离子。
43.请参考图3，在基底200第一面上形成传输晶体管203，所述传输晶体管203位于部分所述感光结构201上，且所述浮置扩散区202与所述传输晶体管203相接。
44.所述传输晶体管203用于将感光结构201内收集的电子传输至复制扩散区202内。
45.所述传输晶体管203包括栅介质层(未图示)和位于栅介质层上的栅极层(未图示)。
46.所述栅介质层的材料包括氧化硅，所述栅极层的材料包括多晶硅。
47.请继续参考图3，在基底200第一面上形成导电结构和介质结构206，所述导电结构位于介质结构206内，所述导电结构包括若干层第三插塞204和位于第三插塞204上的第三金属层205的堆叠，所述第三金属层205的宽度是第三插塞204宽度的两倍以上。
48.所述介质结构206包括若干层堆叠的第三介质层(未图示)和第四介质层(未图示)，所述导电结构的若干层第三插塞204分别位于若干层第三介质层内，若干层第三金属层205分别位于若干层第四介质层内。
49.所述导电结构和介质结构206的形成方法包括：在基底200第一面上形成第三介质层；在第三介质层内形成第一凹槽(未图示)，所述第一凹槽暴露出浮置扩散区202表面；在第一凹槽内形成第三插塞204；在第三介质层上和第三插塞204上形成第四介质层；在第四介质层内形成第二凹槽(未图示)，所述第二凹槽暴露出第三插塞204顶部表面；在第二凹槽内形成第三金属层205；在第四介质层上和第三金属层205上形成第三介质层；在第三介质层内形成第一凹槽(未图示)，所述第一凹槽暴露出第三金属层205表面；在第一凹槽内形成第三插塞204；在第三介质层上和第三插塞204上形成第四介质层；在第四介质层内形成第二凹槽(未图示)，所述第二凹槽暴露出第三插塞204顶部表面；在第二凹槽内形成第三金属层205。
50.所述介质结构206的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述介质结构206的材料包括氧化硅。
51.所述第三金属层205的材料包括金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
52.请参考图4，在介质结构206上和导电结构上形成停止层230；在停止层230上形成第五介质层211。
53.所述停止层230的材料与第五介质层211的材料不同，用于后续形成电容结构时的刻蚀停止层。所述第五介质层211能够使后续形成的电容结构与基底200之间保持足够的距离，避免电容结构与基底200之间距离较近产生较大电阻的情况。
54.所述第五介质层211的厚度根据实际需求进行调整。
55.在本实施例中，所述第五介质层211的材料包括氧化硅，所述停止层230的材料包括氮化硅。
56.请继续参考图4，在基底200第一面上形成电容结构，所述电容结构包括第一电极层207、位于第一电极层207上的介电层208以及位于介电层208上的第二电极层209。
57.在本实施例中，所述第二电极层209的面积小于所述第一电极层207的面积，所述第二电极层209暴露出部分所述第一电极层207上的介电层208表面。
58.所述电容结构的形成方法包括：在第五介质层211上形成第一电极材料层(未图示)；在第一电极材料层上形成介电材料层(未图示)；在介电材料层上形成第二电极材料层
(未图示)；在第二电极材料层上形成第一掩膜层(未图示)；以所述第一掩膜层为掩膜刻蚀所述第二电极材料层、介电材料层和第一电极材料层，直至暴露出第五介质层211表面，形成第一电极层207、位于第一电极层207上的介电层208以及位于介电层208上的初始第二电极层(未图示)；在初始第二电极层上形成第二掩膜层(未图示)；以所述第二掩膜层为掩膜刻蚀所述初始第二电极层，直至暴露出介电层208表面，形成所述第二电极层209。
59.所述第一电极层207和第二电极层209的材料包括金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
60.所述介电层208的材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
61.请继续参考图4，在第二电极层209表面和介电层208表面形成阻挡层210。
62.所述阻挡层210用于保护所述电容结构。
63.所述阻挡层210的材料与后续形成的第一介质层的材料不同。在本实施例中，所述阻挡层210的材料包括氮化硅。
64.在其他实施例中，能够不形成所述阻挡层。
65.请继续参考图4，在阻挡层210上和第五介质层211上形成第一介质层212。
66.所述第一介质层212的材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
67.在本实施例中，所述第一介质层212的材料包括氧化硅。
68.接下来，在第一介质层212内形成第一插塞和第二插塞，所述第一插塞位于第一电极层上，所述第二插塞位于第二电极层上。所述第一插塞和第二插塞的形成过程请参考图5和图6。
69.在本实施例中，在形成第一插塞和第二插塞的同时，还包括：在第一介质层212内形成第四插塞，所述第四插塞与所述导电结构电连接。
70.请参考图5，在第一介质层212内形成第一开口213、第二开口214和第四开口215，所述第一开口213暴露出部分所述第一电极层207表面，所述第二开口214暴露出部分所述第二电极层209表面，所述第四开口215暴露出部分所述导电结构表面。
71.具体地，所述第四开口215暴露出部分所述第三金属层205表面。
72.所述第一开口213、第二开口214和第四开口215的形成方法包括：在第一介质层212上形成第三掩膜层(未图示)；以所述第三掩膜层为掩膜刻蚀所述一介质层212，在第一介质层212内形成第一开口213、第二开口214和第四开口215。
73.所述第一开口213的深宽比范围为5：1～8：1；所述第二开口214的深宽比范围为5：1～8：1；所述第四开口215的深宽比范围为5：1～8：1。
74.请参考图6，在第一开口213内形成第一插塞216，在第二开口214内形成第二插塞217，在第四开口215内形成第四插塞218。
75.所述第一插塞216、第二插塞217和第四插塞218的形成方法包括：在第一开口213内、第二开口214内、第四开口215内和第一介质层212上形成导电材料层(未图示)；平坦化所述导电材料层，直至暴露出第一介质层212表面，在第一开口213内形成第一插塞216，在第二开口214内形成第二插塞217，在第四开口215内形成第四插塞218。
76.所述第一插塞216、第二插塞217和第四插塞218的材料包括金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
77.在本实施例中，所述第一插塞216、第二插塞217和第四插塞218的材料包括钨。
78.请参考图7，在第一介质层212上、第一插塞216上、第二插塞217上和第四插塞218上形成第二介质层219。
79.所述第二介质层219的材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
80.在本实施例中，所述第二介质层219的材料包括氧化硅。
81.请继续参考图7，在第二介质层219内形成第一顶层金属221和第二顶层金属220，所述第一顶层金属221位于第一插塞216上，所述第一顶层金属221沿平行于基底200表面方向上的宽度是第一插塞216沿平行于基底200表面方向上的宽度的两倍以上，所述第一顶层金属221与像素区电连接，所述第二顶层金属220位于第二插塞217上，所述第二顶层金属220沿平行于基底200表面方向上的宽度是第二插塞220沿平行于基底200表面方向上的宽度的两倍以上，所述第二顶层金属220与外部电压电连接。
82.在本实施例中，所述第一顶层金属221还位于第四插塞218上，所述第一顶层金属221通过第四插塞218与所述导电结构电连接，所述第一顶层金属211通过第四插塞218和导电结构与浮置扩散区202电连接。从而所述电容结构通过第一顶层金属221、第四插塞218、导电结构、浮置扩散区202、传输晶体管203与像素区内的感光结构201电连接，从而所述感光结构201产生的电子能够通过传输晶体管203、浮置扩散区202、导电结构、第四插塞218、第一顶层金属221、第一插塞216传输至电容结构，以达到所述电容结构将感光结构201产生的电子存储起来的目的。
83.所述第一顶层金属221和第二顶层金属220的形成方法包括：在第二介质层219内形成第一凹槽(未图示)和第二凹槽(未图示)，所述第一凹槽暴露出所述第一插塞216和第四插塞218顶部表面，所述第二凹槽暴露出所述第二插塞217顶部表面；在第一凹槽内、第二凹槽内和第二介质层219上形成导电材料层(未图示)；平坦化所述导电材料层，直至暴露出第二介质层219表面，在第一凹槽内形成第一顶层金属221，在第二凹槽内形成第二顶层金属220。
84.所述第一凹槽的深宽比范围为2：1～4：1；所述第二凹槽的深宽比范围为2：1～4：1。
85.所述第一顶层金属221和第二顶层金属220的材料包括金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
86.在本实施例中，所述第一顶层金属221和第二顶层金属220的材料包括铜。
87.所述第一顶层金属221位于第一插塞216上，所述第二顶层金属220位于第二插塞217上，所述第一顶层金属221的宽度是第一插塞216宽度的两倍以上，所述第二顶层金属220的宽度是第二插塞217宽度的两倍以上。所述第一插塞216和第一顶层金属221不同时形成，所述第二插塞217和第二顶层金属220不同时形成，同时所述第一插塞216的尺寸远小于所述第一顶层金属221的尺寸，所述第二插塞217的尺寸远小于所述第二顶层金属220尺寸，
从而在满足电容结构容值性能的情况下，所述第一插塞216和第二插塞217能够占用较小的面积，以满足小尺寸图像传感器的需求。
88.在本实施例中，形成第一顶层金属221和第二顶层金属220之后，还包括：在基底200第二面像素区上形成滤光结构(未图示)；在滤光结构上形成透镜结构(未图示)。
89.所述透镜结构用于使光线通过透镜结构进入到像素区内，所述滤光结构用于将光线过滤，只允许特定波长的光进入到像素区内。
90.相应地，本发明实施例还提供一种图像传感器，请继续参考图7，包括：
91.基底200，所述基底200包括第一面，所述基底200包括像素区；
92.位于基底200第一面上的电容结构，所述电容结构包括第一电极层207、位于第一电极层207上的介电层208以及位于介电层208上的第二电极层209；
93.位于第一电极层207上的第一插塞216；
94.位于第二电极层209上的第二插塞217；
95.位于第一插塞216上的第一顶层金属221，所述第一顶层金属221沿平行于基底200表面方向上的宽度是第一插塞216沿平行于基底200表面方向上的宽度的两倍以上，所述第一顶层金属221与像素区电连接；
96.位于第二插塞217上的第二顶层金属220，所述第二顶层金属220沿平行于基底200表面方向上的宽度是第二插塞217沿平行于基底200表面方向上的宽度的两倍以上，所述第二顶层金属220与外部电压电连接。
97.在本实施例中，所述像素区内具有感光结构201，所述基底200第一面暴露出所述感光结构201；所述基底200还包括浮置扩散区202，所述基200底第一面暴露出浮置扩散区202表面。
98.在本实施例中，还包括：位于基底200第一面上的传输晶体管203，所述传输晶体管203位于部分所述感光结构201上，且所述浮置扩散区202与所述传输晶体管203相接；所述第一顶层金属221与浮置扩散区202电连接。
99.在本实施例中，还包括：位于基底200第一面上的导电结构和介质结构206，所述导电结构位于介质结构206内，所述导电结构包括若干层第三插塞204和位于第三插塞204上的第三金属层205的堆叠，所述第三金属层205的宽度是第三插塞204宽度的两倍；所述电容结构位于导电结构和介质结构206上，所述第一顶层金属221通过导电结构与浮置扩散区202电连接。
100.在本实施例中，所述第二电极层209的面积小于所述第一电极层207的面积，所述第二电极层209暴露出部分所述第一电极层207上的介电层208表面；还包括：位于第二电极层209表面和介电层208表面的阻挡层210；位于介质结构206上的第一介质层212，所述电容结构和阻挡层210位于所述第一介质层212内，所述第一插塞216和第二插塞217位于所述第一介质层212内；位于第一介质层212内的第四插塞218，所述第四插塞218与所述导电结构电连接，所述第一顶层金属221通过第四插塞218与所述导电结构电连接。
101.在本实施例中，所述第一插塞216的深宽比范围为5：1～8：1；所述第二插塞217的深宽比范围为5：1～8：1；所述第四插塞218的深宽比范围为5：1～8：1。
102.在本实施例中，还包括：位于第一介质层212上、第一插塞216上、第二插塞217上和第四插塞218上的第二介质层219，所述第一顶层金属221和第二顶层金属220位于第二介质
层219内。
103.在本实施例中，还包括：所述第一顶层金属221的深宽比范围为2：1～4：1；所述第二顶层金属220的深宽比范围为2：1～4：1。
104.在本实施例中，所述基底200还包括与第一面相对的第二面，所述图像传感器还包括：位于基底200第二面像素区上的滤光结构；位于滤光结构上的透镜结构。
105.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

技术特征：
1.一种图像传感器，其特征在于，包括：基底，所述基底包括第一面，所述基底包括像素区；位于基底第一面上的电容结构，所述电容结构包括第一电极层、位于第一电极层上的介电层以及位于介电层上的第二电极层；位于第一电极层上的第一插塞；位于第二电极层上的第二插塞；位于第一插塞上的第一顶层金属，所述第一顶层金属沿平行于基底表面方向上的宽度是第一插塞沿平行于基底表面方向上的宽度的两倍以上，所述第一顶层金属与像素区电连接；位于第二插塞上的第二顶层金属，所述第二顶层金属沿平行于基底表面方向上的宽度是第二插塞沿平行于基底表面方向上的宽度的两倍以上，所述第二顶层金属与外部电压电连接。2.如权利要求1所述的图像传感器，其特征在于，所述像素区内具有感光结构，所述基底第一面暴露出所述感光结构；所述基底还包括浮置扩散区，所述基底第一面暴露出浮置扩散区表面。3.如权利要求2所述的图像传感器，其特征在于，还包括：位于基底第一面上的传输晶体管，所述传输晶体管位于部分所述感光结构上，且所述浮置扩散区与所述传输晶体管相接；所述第一顶层金属与浮置扩散区电连接。4.如权利要求3所述的图像传感器，其特征在于，还包括：位于基底第一面上的导电结构和介质结构，所述导电结构位于介质结构内，所述导电结构包括若干层第三插塞和位于第三插塞上的第三金属层的堆叠，所述第三金属层的宽度是第三插塞宽度的两倍；所述电容结构位于导电结构和介质结构上，所述第一顶层金属通过导电结构与浮置扩散区电连接。5.如权利要求4所述的图像传感器，其特征在于，所述第二电极层的面积小于所述第一电极层的面积，所述第二电极层暴露出部分所述第一电极层上的介电层表面；还包括：位于第二电极层表面和介电层表面的阻挡层；位于介质结构上的第一介质层，所述电容结构和阻挡层位于所述第一介质层内，所述第一插塞和第二插塞位于所述第一介质层内；位于第一介质层内的第四插塞，所述第四插塞与所述导电结构电连接，所述第一顶层金属通过第四插塞与所述导电结构电连接。6.如权利要求5所述的图像传感器，其特征在于，所述第一插塞的高宽比范围为5：1～8：1；所述第二插塞的高宽比范围为5：1～8：1；所述第四插塞的高宽比范围为5：1～8：1。7.如权利要求5所述的图像传感器，其特征在于，还包括：位于第一介质层上、第一插塞上、第二插塞上和第四插塞上的第二介质层，所述第一顶层金属和第二顶层金属位于第二介质层内。8.如权利要求7所述的图像传感器，其特征在于，还包括：所述第一顶层金属的高宽比范围为2：1～4：1；所述第二顶层金属的高宽比范围为2：1～4：1。9.如权利要求1所述的图像传感器，其特征在于，所述基底还包括与第一面相对的第二面，所述图像传感器还包括：位于基底第二面像素区上的滤光结构；位于滤光结构上的透镜结构。
10.一种图像传感器的形成方法，其特征在于，包括：提供基底，所述基底包括第一面，所述基底包括像素区；在基底第一面上形成电容结构，所述电容结构包括第一电极层、位于第一电极层上的介电层以及位于介电层上的第二电极层；在电容结构上形成第一介质层；在第一介质层内形成第一插塞和第二插塞，所述第一插塞位于第一电极层上，所述第二插塞位于第二电极层上；在第一介质层上形成第二介质层；在第二介质层内形成第一顶层金属和第二顶层金属，所述第一顶层金属位于第一插塞上，所述第一顶层金属沿平行于基底表面方向上的宽度是第一插塞沿平行于基底表面方向上的宽度的两倍以上，所述第一顶层金属与像素区电连接，所述第二顶层金属位于第二插塞上，所述第二顶层金属沿平行于基底表面方向上的宽度是第二插塞沿平行于基底表面方向上的宽度的两倍以上，所述第二顶层金属与外部电压电连接。11.如权利要求10所述的图像传感器的形成方法，其特征在于，所述像素区内具有感光结构，所述基底第一面暴露出所述感光结构；所述基底还包括浮置扩散区，所述基底第一面暴露出浮置扩散区表面。12.如权利要求11所述的图像传感器的形成方法，其特征在于，在基底第一面上形成电容结构之前，还包括：在基底第一面上形成传输晶体管，所述传输晶体管位于部分所述感光结构上，且所述浮置扩散区与所述传输晶体管相接；所述第一顶层金属与浮置扩散区电连接。13.如权利要求12所述的图像传感器的形成方法，其特征在于，在基底第一面上形成传输晶体管之后，在基底第一面上形成电容结构之前，还包括：在基底第一面上形成导电结构和介质结构，所述导电结构位于介质结构内，所述导电结构包括若干层第三插塞和位于第三插塞上的第三金属层的堆叠，所述第三金属层的宽度是第三插塞宽度的两倍以上；所述第一顶层金属通过导电结构与浮置扩散区电连接。14.如权利要求13所述的图像传感器的形成方法，其特征在于，所述第二电极层的面积小于所述第一电极层的面积，所述第二电极层暴露出部分所述第一电极层上的介电层表面；形成导电结构和介质结构之后，还包括：在第二电极层表面和介电层表面形成阻挡层，所述第一介质层位于阻挡层上。15.如权利要求14所述的图像传感器的形成方法，其特征在于，在形成第一插塞和第二插塞的同时，还包括：在第一介质层内形成第四插塞，所述第四插塞与所述导电结构电连接，所述第一顶层金属通过第四插塞与所述导电结构电连接。16.如权利要求15所述的图像传感器的形成方法，其特征在于，所述第一插塞、第二插塞和第四插塞的形成方法包括：在第一介质层内形成第一开口、第二开口和第四开口，所述第一开口暴露出部分所述第一电极层表面，所述第二开口暴露出部分所述第二电极层表面，所述第四开口暴露出部分所述导电结构表面；在第一开口内、第二开口内、第四开口内和第一介质层上形成导电材料层；平坦化所述导电材料层，直至暴露出第一介质层表面，在第一开口内形成第一插塞，在第二开口内形成第二插塞，在第四开口内形成第四插塞。17.如权利要求16所述的图像传感器的形成方法，其特征在于，所述第一开口的深宽比
范围为5：1～8：1；所述第二开口的深宽比范围为5：1～8：1；所述第四开口的深宽比范围为5：1～8：1。18.如权利要求15所述的图像传感器的形成方法，其特征在于，所述第一顶层金属和第二顶层金属的形成方法包括：在第一介质层上、第一插塞上、第二插塞上和第四插塞上形成第二介质层；在第二介质层内形成第一凹槽和第二凹槽，所述第一凹槽暴露出所述第一插塞和第四插塞顶部表面，所述第二凹槽暴露出所述第二插塞顶部表面；在第一凹槽内、第二凹槽内和第二介质层上形成导电材料层；平坦化所述导电材料层，直至暴露出第二介质层表面，在第一凹槽内形成第一顶层金属，在第二凹槽内形成第二顶层金属。19.如权利要求18所述的图像传感器的形成方法，其特征在于，所述第一凹槽的深宽比范围为2：1～4：1；所述第二凹槽的深宽比范围为2：1～4：1。20.如权利要求10所述的图像传感器的形成方法，其特征在于，所述基底还包括与第一面相对的第二面，所述方法还包括：在基底第二面像素区上形成滤光结构；在滤光结构上形成透镜结构。

技术总结
一种图像传感器及其形成方法，结构包括：基底，基底包括第一面；位于基底第一面上的电容结构，电容结构包括第一电极层、位于第一电极层上的介电层以及位于介电层上的第二电极层；位于第一电极层上的第一插塞；位于第二电极层上的第二插塞；位于第一插塞上的第一顶层金属，第一顶层金属沿平行于基底表面方向上的宽度是第一插塞沿平行于基底表面方向上的宽度的两倍以上，第一顶层金属与像素区电连接；位于第二插塞上的第二顶层金属，第二顶层金属沿平行于基底表面方向上的宽度是第二插塞沿平行于基底表面方向上的宽度的两倍以上，第二顶层金属与外部电压电连接。所述第一插塞和第二插塞能够占用较小的面积，以满足小尺寸图像传感器的需求。传感器的需求。传感器的需求。


技术研发人员：王龙鑫 范晓 陈广龙 余航 向超
受保护的技术使用者：华虹半导体（无锡）有限公司
技术研发日：2021.12.16
技术公布日：2022/3/8