芯片背面嵌入式微流体冷却沟道的制备方法及制备装置

1.本发明涉及半导体技术领域，具体为一种芯片背面嵌入式微流体冷却沟道的制备方法及制备装置。


背景技术：

2.目前，电子功率器件被大量用于日常应用中，从计算机到电池充电器、混合动力电动汽车，甚至是卫星。随着电子功率器件的功率密度不断提高，传统的散热方法已经不能满足系统的需求，而微流体冷却散热系统具有降低电子设备温度的巨大潜力，因为热量可以高效地传递到这些系统进行散热。
3.对于目前先进的微流体冷却散热系统，主要有三种微流体冷却设计方案：第一种是通过微流体冷却板对芯片外围的金属保护外壳进行散热；第二种是芯片没有外面的金属保护外壳，微流体冷却板对芯片背面进行冷却；第三种使冷却剂直接与芯片背面接触，进行直接冷却；由于冷却板与芯片之间的界面存在较高的热阻，这成为前两种散热方案的主要散热瓶颈，而第三种方案是在半导体芯片背面形成微米级/亚微米级的平行微流体沟道，这大大缩短了液态冷却剂和芯片发热源之间的距离，已经成为提高电子系统性能非常有潜力的散热方法，但是，目前半导体芯片背面形成微流体沟道的主要方法是干法刻蚀，该方法造价高，掩膜版的选择要求高。


技术实现要素：

4.本发明的目的在于克服现有微流体冷却沟道制造成本高且要求高的问题，提供了一种芯片背面嵌入式微流体冷却沟道的制备方法及制备装置。
5.为了实现上述目的，本发明提供一种芯片背面嵌入式微流体冷却沟道的制备方法，包括以下步骤：提供半导体衬底片，在所述半导体衬底片的第一表面制备掩膜层，所述掩膜层包括间隔排列的多个掩膜，所述半导体衬底片的第一表面上未被所述掩膜覆盖的半导体暴露部分用于后续形成嵌入式微流体冷却沟道；将生成有所述掩膜层的半导体衬底片浸泡入刻蚀液中，基于三电极体系将所述半导体衬底片作为阳极并在所述刻蚀液中设置阴极和参比电极，其中，所述刻蚀液包含氧化剂和半导体氧化物腐蚀液；采用包含小于所述半导体衬底片对应的吸收光波长临界值的入射光照射在所述半导体衬底片的第一表面，在所述半导体衬底片的第一表面上未覆盖所述掩膜的半导体暴露部分形成光生空穴-电子对；在照射的过程中，向所述半导体衬底片提供正恒电位，所述半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生反应，所述半导体氧化物腐蚀液对具有光生空穴的所述半导体暴露部分进行选择性刻蚀，刻蚀完成后得到嵌入式微流体冷却沟道。
6.作为一种可实施方式，在所述半导体衬底片的第一表面制备间隔排列的多个掩膜的步骤包括：对所述半导体衬底片的第一表面进行涂胶，涂胶之后根据激光直写技术或光刻技术在所述半导体衬底片的第一表面形成特征图案，再通过显影技术得到具有特征图案的掩膜层，其中，所述掩膜层的特征图案即为后续形成嵌入式微流体冷却沟道的特征图案。
7.作为一种可实施方式，每个掩膜的厚度为0.5-2μm，每个掩膜的宽度为2μm-100μm，相邻掩膜之间的间隔为2μm-100μm。
8.作为一种可实施方式，发射所述入射光的光源为氙灯、汞灯或led紫外光灯。
9.作为一种可实施方式，所述半导体衬底片为宽禁带半导体衬底片或窄禁带半导体衬底片，所述宽禁带半导体衬底片为碳化硅衬底片和氮化镓衬底片其中的一种，所述窄禁带半导体衬底片为单晶硅衬底片，所述碳化硅衬底片为半绝缘型碳化硅衬底片或n型碳化硅衬底片，所述氮化镓衬底片为半绝缘型氮化镓衬底片或n型氮化镓衬底片，所述单晶硅衬底片为半绝缘型单晶硅衬底片或n型单晶硅衬底片。
10.作为一种可实施方式，所述半导体氧化物腐蚀液对具有光生空穴的所述半导体单晶部分表面进行选择性刻蚀，刻蚀完成后得到嵌入式微流体冷却沟道的过程中还包括：通过控制发射的入射光的光照强度、所述半导体氧化物腐蚀液的浓度、向所述半导体衬底片提供正恒电位的电压强度以及刻蚀时间四个因素来控制刻蚀得到的嵌入式微流体冷却沟道的的深度。
11.作为一种可实施方式，所述半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生反应，所述半导体氧化物腐蚀液对具有光生空穴的所述半导体暴露部分进行选择性刻蚀的步骤具体包括：当所述半导体衬底片为碳化硅衬底片时，所述碳化硅衬底片的半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生还原反应，所述碳化硅衬底片的半导体暴露部分剩余的光生空穴与所述碳化硅衬底片的半导体暴露部分的sic发生反应生成sio2，所述半导体氧化物腐蚀液与sio2发生反应，从而对所述碳化硅衬底片的半导体暴露部分进行选择性刻蚀；当所述半导体衬底片为氮化镓衬底片时，所述氮化镓衬底片的半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生还原反应，所述氮化镓衬底片的半导体暴露部分剩余的光生空穴与所述氮化镓衬底片的半导体暴露部分的gan发生反应生成ga2o3，所述半导体氧化物腐蚀液与ga2o3发生反应，从而对所述氮化镓衬底片的半导体暴露部分进行选择性刻蚀；当所述半导体衬底片为单晶硅衬底片时，所述单晶硅衬底片的半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生还原反应，所述单晶硅衬底片的半导体暴露部分剩余的光生空穴与所述单晶硅衬底片的半导体暴露部分的si发生反应生成sio2，所述半导体氧化物腐蚀液与sio2发生反应，从而对所述单晶硅衬底片的半导体暴露部分进行选择性刻蚀。
12.作为一种可实施方式，所述氧化剂包括融入在所述刻蚀液中的o2，所述半导体氧化物腐蚀液包括koh水溶液，所述光生电子e-与o2发生还原反应的化学公式为：；
所述光生空穴h
+
和sic发生反应的化学公式为：，生成sio2后，koh和sio2发生反应的化学公式为：；所述光生空穴h
+
和gan发生反应的化学公式为：，生成ga2o3后，koh和ga2o3发生反应的化学公式为：；所述光生空穴h
+
和si发生反应的化学公式为：，生成sio2后，koh和sio2发生反应的化学公式为：。
13.作为一种可实施方式，当所述半导体衬底片为n型半导体衬底片时，向所述n型半导体衬底片提供正恒电位的电压范围为1v-20v，当所述半导体衬底片为半绝缘型半导体衬底片时，向所述半绝缘型半导体衬底片提供正恒电位的电压范围为30v-60v；发射入射光的光源距离所述刻蚀液表面的高度范围为5cm-10cm，所述入射光的光功率密度范围为300mw/cm
2-1000 mw/cm2，所述刻蚀液的流速范围为1 ml/min-5 ml/min，所述刻蚀液的浓度范围为0.1mol/l-10mol/l。
14.相应的，本发明还提供一种芯片背面嵌入式微流体冷却沟道的制备装置，包括电解槽和光源；所述电解槽用于容纳刻蚀液，所述刻蚀液内部设置有安装结构，所述安装结构用于安装半导体衬底片、三电极体系中的参比电极和阴极，所述半导体衬底片的一端和所述参比电极的一端分别连接电压输出端，所述阴极连接电压输入端；其中，所述半导体衬底片的第一表面具有掩膜层，所述掩膜层包括间隔排列的多个掩膜，所述半导体衬底片的第一表面上未被所述掩膜覆盖的半导体暴露部分用于后续形成嵌入式微流体冷却沟道，所述刻蚀液包含氧化剂和半导体氧化物腐蚀液；所述光源设于所述刻蚀液表面上方的预定位置处并与所述半导体衬底片的第一表面相对，所述光源发射的包含小于所述半导体衬底片对应的吸收光波长临界值的入射光照射在所述半导体衬底片的第一表面，在所述半导体衬底片的第一表面上未覆盖所述掩膜的半导体暴露部分形成光生空穴-电子对，在照射的过程中，向所述半导体衬底片提供正恒电位，所述半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生反应，所述半导体氧化物腐蚀液对具有光生空穴的所述半导体暴露部分进行选择性刻蚀，刻蚀完成后得到嵌入式微流体冷却沟道。
15.本发明的有益效果：本发明基于三电极体系并采用包含小于所述半导体衬底片对应的吸收光波长临界值的入射光照射在所述半导体衬底片的第一表面，从而对所述半导体衬底片的第一表面上未覆盖所述掩膜的半导体暴露部分进行刻蚀，刻蚀完成后得到嵌入式微流体冷却沟道，将包含嵌入式微流体冷却沟道作为冷却剂的流经通道用于对芯片进行降温，使得能够在半导体衬底片上实现宽度和深度均可控的嵌入式微流体冷却沟道，操作简单，成本低。
附图说明
16.图1为本发明实施例芯片背面嵌入式微流体冷却沟道的制备方法步骤示意图。
17.图2为本发明实施例芯片背面嵌入式微流体冷却沟道的制备方法中的半导体单晶衬底结构示意图。
18.图3为本发明实施例芯片背面嵌入式微流体冷却沟道的制备方法中的掩膜结构示意图。
19.图4为本发明实施例芯片背面嵌入式微流体冷却沟道的制备方法中的嵌入式微流体冷却沟道示意图。
20.图5为本发明实施例芯片背面嵌入式微流体冷却沟道的制备方法中将生成掩膜层的半导体衬底片用于芯片制作的示意图。
21.图6为本发明实施例芯片背面嵌入式微流体冷却沟道的制备装置示意图。
具体实施方式
22.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
23.参见图1，本实施例提供一种技术方案：一种芯片背面嵌入式微流体冷却沟道的制备方法，包括以下步骤：步骤s100：提供半导体衬底片，在所述半导体衬底片的第一表面制备掩膜层，所述掩膜层包括间隔排列的多个掩膜，所述半导体衬底片的第一表面上未被所述掩膜覆盖的半导体暴露部分用于后续形成嵌入式微流体冷却沟道；步骤s200：将生成有所述掩膜层的半导体衬底片浸泡入刻蚀液中，基于三电极体系将所述半导体衬底片作为阳极并在所述刻蚀液中设置阴极和参比电极，其中，所述刻蚀液包含氧化剂和半导体氧化物腐蚀液；步骤s300：采用包含小于所述半导体衬底片对应的吸收光波长临界值的入射光照射在所述半导体衬底片的第一表面，在所述半导体衬底片的第一表面上未覆盖所述掩膜的半导体暴露部分形成光生空穴-电子对；步骤s400：在照射的过程中，向所述半导体衬底片提供正恒电位，所述半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生反应，所述半导体氧化物腐蚀液对具有光生空穴的所述半导体暴露部分进行选择性刻蚀，刻蚀完成后得到嵌入式微流体冷却沟道。
24.执行步骤s100，在所述半导体衬底片的第一表面制备间隔排列的多个掩膜的步骤包括：对所述半导体衬底片的第一表面进行涂胶，涂胶之后根据激光直写技术或光刻技术在所述半导体衬底片的第一表面形成特征图案，再通过显影技术得到具有特征图案的掩膜层，其中，所述掩膜层的特征图案即为后续形成嵌入式微流体冷却沟道的特征图案。
25.其中，如图2所示为提供的半导体衬底片100，如图3所示为制备得到的掩膜110以及未覆盖掩膜110的半导体暴露部分120，每个掩膜110的长度与所述半导体衬底片100的长度相同，每个掩膜110的厚度为0.5μm-2μm，每个掩膜110的宽度为2μm-100μm，相邻掩膜100之间的间隔为2μm-100μm。
26.发射所述入射光的光源为氙灯、汞灯或led紫外光灯。
27.所述半导体衬底片为宽禁带半导体衬底片或窄禁带半导体衬底片，所述宽禁带半导体衬底片为碳化硅衬底片和氮化镓衬底片其中的一种，所述窄禁带半导体衬底片为单晶硅衬底片，所述碳化硅衬底片为半绝缘型碳化硅衬底片或n型碳化硅衬底片，所述氮化镓衬底片为半绝缘型氮化镓衬底片或n型氮化镓衬底片，所述单晶硅衬底片为半绝缘型单晶硅衬底片或n型单晶硅衬底片，所述半导体衬底片的尺寸为2-8英寸，所述半导体衬底片的厚度为340-360微米。
28.执行步骤s200，基于三电极体系将所述半导体衬底片作为阳极并在所述刻蚀液中设置阴极和参比电极的步骤包括：基于三电极体系将所述半导体衬底片作为工作电极并在所述刻蚀液中设置对电极和参比电极，其中，所述工作电极为阳极，所述对电极为阴极，电压输出端分别连接所述阳极的一端和所述参比电极的一端，所述阴极的一端连接电压输入端；如图6所示，生成掩膜层的半导体衬底片作为工作电极1浸泡在刻蚀液4中，同时所述刻蚀液4中还设有对电极3和参比电极2，其中，所述对电极具体为金属催化剂，所述金属催化剂包括铂网，所述参比电极具体为hg/hgo电极。
29.执行步骤s300，当所述半导体衬底片为碳化硅衬底片时，对应的吸收光波长临界值为380nm，当所述半导体衬底片为氮化镓衬底片时，对应的吸收光波长临界值为365nm，当所述半导体衬底片为单晶硅衬底片时，对应的吸收光波长临界值为954nm，即当采用碳化硅衬底片，则入射光的波长范围需包含小于380nm的数值，当采用氮化镓衬底片，则入射光的波长范围需包含小于365nm的数值，当采用单晶硅衬底片时，则入射光的波长范围需包含小于954nm的数值；而在本实施例中，采用包含小于所述半导体衬底片对应的吸收光波长临界值的入射光的原因是，所述半导体衬底片只会吸收小于所述单晶对应的吸收光波长临界值的入射光。
30.在本实施例中，发射包含小于所述半导体衬底片对应的吸收光波长临界值的入射光具体为垂直照射，发射入射光的光源为氙灯、汞灯或led紫外光灯，当采用氙灯作为光源时， 氙灯的波长范围可控制在200-400nm，当采用碳化硅衬底片时，氙灯发射的入射光的波长范围包含了小于380nm的数值，即在200-400nm的波长范围中，有200-380nm是小于380nm的范围内的，因此氙灯可以作为碳化硅衬底片的照射光源；而当采用氮化镓衬底片时，氙灯发射的光的波长范围包含了小于365nm的数值，即在200-400nm的波长范围中，200-365nm都是小于365nm的范围内的，因此氙灯也可以作为氮化镓衬底片的照射光源；当采用单晶硅衬底片时，氙灯发射的入射光的波长范围均为小于954nm的数值，即在200-400nm范围内的波长均小于954nm，因此氙灯可以作为单晶硅衬底片的照射光源。
31.执行步骤s400，所述半导体氧化物腐蚀液对具有光生空穴的所述半导体单晶部分表面进行选择性刻蚀，刻蚀完成后得到嵌入式微流体冷却沟道的过程中还包括：通过控制发射的入射光的光照强度、所述半导体氧化物腐蚀液的浓度、向所述半导体衬底片提供正恒电位的电压强度以及刻蚀时间四个因素来控制刻蚀得到的嵌入式微流体冷却沟道的的深度。
32.所述半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生反应，所述半导体氧化物腐蚀液对具有光生空穴的所述半导体暴露部分进行选择性刻蚀的步骤具体包括：
当所述半导体衬底片为碳化硅衬底片时，所述碳化硅衬底片的半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生还原反应，所述碳化硅衬底片的半导体暴露部分剩余的光生空穴与所述碳化硅衬底片的半导体暴露部分的sic发生反应生成sio2，所述半导体氧化物腐蚀液与sio2发生反应，从而对所述碳化硅衬底片的半导体暴露部分进行选择性刻蚀；当所述半导体衬底片为氮化镓衬底片时，所述氮化镓衬底片的半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生还原反应，所述氮化镓衬底片的半导体暴露部分剩余的光生空穴与所述氮化镓衬底片的半导体暴露部分的gan发生反应生成ga2o3，所述半导体氧化物腐蚀液与ga2o3发生反应，从而对所述氮化镓衬底片的半导体暴露部分进行选择性刻蚀；当所述半导体衬底片为单晶硅衬底片时，所述单晶硅衬底片的半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生还原反应，所述单晶硅衬底片的半导体暴露部分剩余的光生空穴与所述单晶硅衬底片的半导体暴露部分的si发生反应生成sio2，所述半导体氧化物腐蚀液与sio2发生反应，从而对所述单晶硅衬底片的半导体暴露部分进行选择性刻蚀。
33.所述氧化剂包括融入在所述刻蚀液中的o2，所述半导体氧化物腐蚀液包括koh水溶液，所述光生电子e-与o2发生还原反应的化学公式为：；所述光生空穴h
+
和sic发生反应的化学公式为：，生成sio2后，koh和sio2发生反应的化学公式为：；所述光生空穴h
+
和gan发生反应的化学公式为：，生成ga2o3后，koh和ga2o3发生反应的化学公式为：；所述光生空穴h
+
和si发生反应的化学公式为：，生成sio2后，koh和sio2发生反应的化学公式为：。
34.通过上述反应后，得到嵌入式微流体冷却沟道，如图4所示分别为刻蚀前和刻蚀后半导体衬底片截面的示意图，在刻蚀前，所述掩膜110间隔分布在所述半导体衬底片的第一表面，在刻蚀后，将全部掩膜110去除，得到的是形成嵌入式微流体冷却沟道300的半导体衬底片100。
35.当所述半导体衬底片为n型半导体衬底片时，向所述n型半导体衬底片提供正恒电位的电压范围为1v-20v，当所述半导体衬底片为半绝缘型半导体衬底片时，向所述半绝缘型半导体衬底片提供正恒电位的电压范围为30v-60v；发射入射光的光源距离所述刻蚀液表面的高度范围为5cm-10cm，所述入射光的光功率密度范围为300mw/cm
2-1000 mw/cm2，所述刻蚀液的流速范围为1 ml/min-5 ml/min，所述刻蚀液的浓度范围为0.1mol/l-10mol/l，另外，本实施例还通过在所述刻蚀液中设置搅拌子进行搅拌使得所述刻蚀液充分反应，其中，所述搅拌子的转速范围为300r/min-500 r/min。
36.本实施例通过在半导体衬底片的第一表面制备间隔排列的多个掩膜，将生成所述掩膜层的半导体衬底片浸泡入刻蚀液中，基于三电极体系并采用包含小于所述半导体衬底片对应的吸收光波长临界值的入射光照射在所述半导体衬底片的第一表面，从而对所述半
导体衬底片的第一表面上未覆盖所述掩膜的半导体暴露部分进行刻蚀，刻蚀完成后得到嵌入式微流体冷却沟道，去除全部掩膜，将包含嵌入式微流体冷却沟道作为冷却剂的流经通道用于对芯片进行降温，如图5所示为将包含嵌入式微流体冷却沟道的半导体衬底片的示意图，所述半导体衬底片100的第二表面用于放置芯片，所述半导体衬底片100的第二表面与所述芯片200的背面相接触，冷却剂按照如图5所示的方向流经第一表面的嵌入式微流体冷却沟道，为芯片200降温；本实施例在晶圆级宽禁带半导体衬底片和窄禁带半导体衬底片上实现宽度和深度均可控的嵌入式微流体冷却沟道，操作简单，成本低。
37.基于同一发明构思，本发明实施例还提供一种芯片背面嵌入式微流体冷却沟道的制备装置，其特征在于，包括电解槽和光源；所述电解槽用于容纳刻蚀液，所述刻蚀液内部设置有安装结构，所述安装结构用于安装半导体衬底片、三电极体系中的参比电极和阴极，所述半导体衬底片的一端和所述参比电极的一端分别连接电压输出端，所述阴极连接电压输入端；其中，所述半导体衬底片的第一表面具有掩膜层，所述掩膜层包括间隔排列的多个掩膜，所述半导体衬底片的第一表面上未被所述掩膜覆盖的半导体暴露部分用于后续形成嵌入式微流体冷却沟道，所述刻蚀液包含氧化剂和半导体氧化物腐蚀液；所述光源设于所述刻蚀液表面上方的预定位置处并与所述半导体衬底片的第一表面相对，所述光源发射的包含小于所述半导体衬底片对应的吸收光波长临界值的入射光照射在所述半导体衬底片的第一表面，在所述半导体衬底片的第一表面上未覆盖所述掩膜的半导体暴露部分形成光生空穴-电子对，在照射的过程中，向所述半导体衬底片提供正恒电位，所述半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生反应，所述半导体氧化物腐蚀液对具有光生空穴的所述半导体暴露部分进行选择性刻蚀，刻蚀完成后得到嵌入式微流体冷却沟道。
38.具体的，如图6所示，所述电解槽8内部装有刻蚀液4，生成掩膜层的半导体衬底片作为工作电极1浸泡在刻蚀液4中，同时所述刻蚀液4中还设有对电极3和参比电极2，其中，所述工作电极1为阳极，所述对电极3为阴极，电压输出端分别连接所述阳极的一端和所述参比电极的一端，所述阴极的一端连接电压输入端；所述光源设于所述刻蚀液4上方的预定位置处，所述光源发射的入射光如箭头所示方向照射在所述半导体衬底片的第一表面的半导体暴露部分和掩膜上。
39.在本实施例中，所述安装结构为开孔，所述开孔用于固定工作电极1、参比电极2和对电极3，所述电解槽8的左右两侧分别设有刻蚀液入口6、刻蚀液出口7，其中，所述刻蚀液入口6的高度低于所述刻蚀液出口7的高度，使得电解槽中的刻蚀液能够方便更换。
40.所述电解槽的底部还设有搅拌子5，所述搅拌子5用于对所述刻蚀液进行恒速搅拌，使所述刻蚀液保持固定范围内的流速，使得所述刻蚀液能够进行充分的反应。
41.在本实施例中，所述电解槽8和所述安装结构均为聚四氟乙烯材料制成。
42.本发明虽然己以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

技术特征：
1.一种芯片背面嵌入式微流体冷却沟道的制备方法，其特征在于，包括以下步骤：提供半导体衬底片，在所述半导体衬底片的第一表面制备掩膜层，所述掩膜层包括间隔排列的多个掩膜，所述半导体衬底片的第一表面上未被所述掩膜覆盖的半导体暴露部分用于后续形成嵌入式微流体冷却沟道；将生成有所述掩膜层的半导体衬底片浸泡入刻蚀液中，基于三电极体系将所述半导体衬底片作为阳极并在所述刻蚀液中设置阴极和参比电极，其中，所述刻蚀液包含氧化剂和半导体氧化物腐蚀液；采用包含小于所述半导体衬底片对应的吸收光波长临界值的入射光照射在所述半导体衬底片的第一表面，在所述半导体衬底片的第一表面上未覆盖所述掩膜的半导体暴露部分形成光生空穴-电子对；在照射的过程中，向所述半导体衬底片提供正恒电位，所述半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生反应，所述半导体氧化物腐蚀液对具有光生空穴的所述半导体暴露部分进行选择性刻蚀，刻蚀完成后得到嵌入式微流体冷却沟道。2.根据权利要求1所述的芯片背面嵌入式微流体冷却沟道的制备方法，其特征在于，在所述半导体衬底片的第一表面制备间隔排列的多个掩膜的步骤包括：对所述半导体衬底片的第一表面进行涂胶，涂胶之后根据激光直写技术或光刻技术在所述半导体衬底片的第一表面形成特征图案，再通过显影技术得到具有特征图案的掩膜层，其中，所述掩膜层的特征图案即为后续形成嵌入式微流体冷却沟道的特征图案。3.根据权利要求1所述的芯片背面嵌入式微流体冷却沟道的制备方法，其特征在于，每个掩膜的厚度为0.5μm-2μm，每个掩膜的宽度为2μm-100μm，相邻掩膜之间的间隔为2μm-100μm。4.根据权利要求1所述的芯片背面嵌入式微流体冷却沟道的制备方法，其特征在于，发射所述入射光的光源为氙灯、汞灯或led紫外光灯。5.根据权利要求1所述的芯片背面嵌入式微流体冷却沟道的制备方法，其特征在于，所述半导体衬底片为宽禁带半导体衬底片或窄禁带半导体衬底片，所述宽禁带半导体衬底片为碳化硅衬底片和氮化镓衬底片其中的一种，所述窄禁带半导体衬底片为单晶硅衬底片，所述碳化硅衬底片为半绝缘型碳化硅衬底片或n型碳化硅衬底片，所述氮化镓衬底片为半绝缘型氮化镓衬底片或n型氮化镓衬底片，所述单晶硅衬底片为半绝缘型单晶硅衬底片或n型单晶硅衬底片。6.根据权利要求1所述的芯片背面嵌入式微流体冷却沟道的制备方法，其特征在于，所述半导体氧化物腐蚀液对具有光生空穴的所述半导体暴露部分进行选择性刻蚀，刻蚀完成后得到嵌入式微流体冷却沟道的过程中还包括：通过控制发射的入射光的光照强度、所述半导体氧化物腐蚀液的浓度、向所述半导体衬底片提供正恒电位的电压强度以及刻蚀时间四个因素来控制刻蚀得到的嵌入式微流体冷却沟道的深度。7.根据权利要求1所述的芯片背面嵌入式微流体冷却沟道的制备方法，其特征在于，所述半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生反应，所述半导体氧化物腐蚀液对具有光生空穴的所述半导体暴露部分进行选择性刻蚀的步骤具体包括：当所述半导体衬底片为碳化硅衬底片时，所述碳化硅衬底片的半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生还原反应，所述碳化硅衬底片的半导体暴
露部分剩余的光生空穴与所述碳化硅衬底片的半导体暴露部分的sic发生反应生成sio2，所述半导体氧化物腐蚀液与sio2发生反应，从而对所述碳化硅衬底片的半导体暴露部分进行选择性刻蚀；当所述半导体衬底片为氮化镓衬底片时，所述氮化镓衬底片的半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生还原反应，所述氮化镓衬底片的半导体暴露部分剩余的光生空穴与所述氮化镓衬底片的半导体暴露部分的gan发生反应生成ga2o3，所述半导体氧化物腐蚀液与ga2o3发生反应，从而对所述氮化镓衬底片的半导体暴露部分进行选择性刻蚀；当所述半导体衬底片为单晶硅衬底片时，所述单晶硅衬底片的半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生还原反应，所述单晶硅衬底片的半导体暴露部分剩余的光生空穴与所述单晶硅衬底片的半导体暴露部分的si发生反应生成sio2，所述半导体氧化物腐蚀液与sio2发生反应，从而对所述单晶硅衬底片的半导体暴露部分进行选择性刻蚀。8.根据权利要求7所述的芯片背面嵌入式微流体冷却沟道的制备方法，其特征在于，所述氧化剂包括融入在所述刻蚀液中的o2，所述半导体氧化物腐蚀液包括koh水溶液，所述光生电子e-与o2发生还原反应的化学公式为：；所述光生空穴h
+
和sic发生反应的化学公式为：，生成sio2后，koh和sio2发生反应的化学公式为：；所述光生空穴h
+
和gan发生反应的化学公式为：，生成ga2o3后，koh和ga2o3发生反应的化学公式为：；所述光生空穴h
+
和si发生反应的化学公式为：，生成sio2后，koh和sio2发生反应的化学公式为：。9.根据权利要求1所述的芯片背面嵌入式微流体冷却沟道的制备方法，其特征在于，当所述半导体衬底片为n型半导体衬底片时，向所述n型半导体衬底片提供正恒电位的电压范围为1v-20v，当所述半导体衬底片为半绝缘型半导体衬底片时，向所述半绝缘型半导体衬底片提供正恒电位的电压范围为30v-60v；发射入射光的光源距离所述刻蚀液表面的高度范围为5cm-10cm，所述入射光的光功率密度范围为300mw/cm
2-1000 mw/cm2，所述刻蚀液的流速范围为1 ml/min-5 ml/min，所述刻蚀液的浓度范围为0.1mol/l-10mol/l。10.一种芯片背面嵌入式微流体冷却沟道的制备装置，其特征在于，包括电解槽和光源；所述电解槽用于容纳刻蚀液，所述刻蚀液内部设置有安装结构，所述安装结构用于安装半导体衬底片、三电极体系中的参比电极和阴极，所述半导体衬底片的一端和所述参比电极的一端分别连接电压输出端，所述阴极连接电压输入端；其中，所述半导体衬底片的第一表面具有掩膜层，所述掩膜层包括间隔排列的多个掩膜，所述半导体衬底片的第一表面上未被所述掩膜覆盖的半导体暴露部分用于后续形成嵌入式微流体冷却沟道，所述刻蚀液包含氧化剂和半导体氧化物腐蚀液；所述光源设于所述刻蚀液表面上方的预定位置处并与所述半导体衬底片的第一表面
相对，所述光源发射的包含小于所述半导体衬底片对应的吸收光波长临界值的入射光照射在所述半导体衬底片的第一表面，在所述半导体衬底片的第一表面上未覆盖所述掩膜的半导体暴露部分形成光生空穴-电子对，在照射的过程中，向所述半导体衬底片提供正恒电位，所述半导体暴露部分的光生电子沿电流转移到所述阴极上与所述氧化剂发生反应，所述半导体氧化物腐蚀液对具有光生空穴的所述半导体暴露部分进行选择性刻蚀，刻蚀完成后得到嵌入式微流体冷却沟道。

技术总结
本发明涉及半导体技术领域，具体为一种芯片背面嵌入式微流体冷却沟道的制备方法及制备装置，包括：通过在半导体衬底片的第一表面制备间隔排列的多个掩膜，将生成所述掩膜层的半导体衬底片浸泡入刻蚀液中，基于三电极体系并采用包含小于所述半导体衬底片对应的吸收光波长临界值的入射光照射在所述半导体衬底片的第一表面，从而对所述半导体衬底片的第一表面上未覆盖所述掩膜的半导体暴露部分进行刻蚀，刻蚀完成后得到嵌入式微流体冷却沟道，将包含嵌入式微流体冷却沟道作为冷却剂的流经通道用于对芯片进行降温。本发明能够在半导体衬底片上实现宽度和深度均可控的嵌入式微流体冷却沟道，操作简单，成本低。成本低。成本低。


技术研发人员：王蓉 耿文浩 皮孝东 陆军亮 吴赞 杨德仁
受保护的技术使用者：浙江大学杭州国际科创中心
技术研发日：2022.02.07
技术公布日：2022/3/8