包括高K栅极电介质多层层叠结构的半导体器件和用于制造该器件的方法与流程
本公开涉及半导体器件和制造半导体器件的方法。特别是，本描述涉及具有高k栅极电介质多层层叠结构的半导体器件，例如包括碳化硅(sic)主体的那些半导体器件。
背景技术：
1、在半导体的制造中，合期望的是即使随着器件由于不断发展的缩放而变得更小也改进晶体管性能。由于例如短沟道效应，利用常规的栅极电介质的减小的缩放一般除了其它方面之外还产生在mos晶体管的可靠性上的问题。可以利用高k电介质材料来替换sio2电介质材料以改进器件性能，因为可以通过提供相似的等效氧化物厚度(eot)来减小电介质的实际厚度。然而，由于高k栅极材料相比于sio2的更低的能带偏移，描述了显著的电子隧穿效应。
2、鉴于以上，本公开旨在解决以上问题并且在减小半导体器件的缩放的同时改进那些半导体器件的性能，尤其是具有sic主体的那些半导体器件。
技术实现思路
1、根据实施例，半导体器件可以包括碳化硅主体，以下称为sic主体，其包括第一导电类型的漂移区、第二导电类型的主体区、第一导电类型的源极区和栅极结构。栅极结构可以包括栅极电极和将栅极电极与sic主体隔离的栅极电介质，其中栅极结构可以是相邻于源极区、主体区和漂移区部署的。栅极电介质可以包括多层层叠结构，其包括第一电介质材料和第二电介质材料的交替的层，其中第一电介质材料和第二电介质材料具有4或更高的介电常数(k值)。根据实施例，第一电介质材料可以具有比第二电介质材料高至少0.3ev的导带偏移和低至少0.3ev的价带偏移，或者反之亦然。在本公开的上下文中，如果没有以不同方式描述，则价带偏移和导带偏移是分别对于碳化硅价带和碳化硅导带计算的。
2、根据另外的实施例，第一电介质材料可以具有高的导带偏移但是低的价带偏移，并且第二电介质材料可以具有低的导带偏移但是高的价带偏移，或者反之亦然。栅极电介质中的这种特定的多层层叠布置组合了在栅极电介质堆叠中使用具有高k值的材料而没有跨其的过多的隧穿电流的可能性。
3、根据术语“高”和“低”，其意味着导带或价带的能级分别具有至少1.0ev、更特别地1.5ev或更多的偏移，以被认为是足够高的以抑制载流子隧穿通过栅极电介质。如果电介质的能级具有分别与价带或导带的小于1.0ev、更特别地0.7ev或更小的差，则认为偏移是低的。
4、在另一实施例中，半导体器件可以包括sic主体，其包括第一导电类型的漂移区、第二导电类型的主体区、第一导电类型的源极区和栅极结构。栅极结构可以包括栅极电极和将栅极电极与sic主体隔离的栅极电介质，其中栅极结构是相邻于源极区、主体区和漂移区部署的。根据该实施例的栅极电介质可以包括多层层叠结构，其包括第一电介质材料和第二电介质材料的交替的层，第一电介质材料包括或者是氧化硅，第二电介质材料具有4或更高的介电常数(k值)，其中第一电介质材料的层的厚度为至多5nm，并且栅极电介质包括第一电介质材料的层作为多层层叠结构的第一层和最后一层。栅极电介质中与例如氧化硅的规则栅极电介质组合的这种多层层叠允许在栅极电介质堆叠中使用具有高k值的材料以用于减小栅极电介质的厚度，并且同时避免了由于在多层层叠结构中使用的电介质材料的更高的介电常数而跨该多层层叠结构的过多的隧穿电流。
5、本公开进一步描述了用于制造包括碳化硅(sic)主体的半导体器件的方法，其中sic主体可以包括第一导电类型的漂移区、第二导电类型的主体区和第一导电类型的源极区。sic主体可以被提供有栅极结构，栅极结构包括栅极电极和将栅极电极与sic主体隔离的栅极电介质，其中栅极结构可以是相邻于源极区、主体区和漂移区部署的。在该实施例中，栅极电介质可以被以多层层叠结构沉积在sic主体的部分上，多层层叠结构包括第一电介质材料和第二电介质材料的交替的层，其中第一电介质材料和第二电介质材料具有4或更高的介电常数(k值)。根据实施例，第一电介质材料具有比第二电介质材料高至少0.3ev的导带偏移和低至少0.3ev的价带偏移，或者反之亦然。根据另一实施例，第一电介质材料具有高的导带偏移但是低的价带偏移，并且第二电介质材料具有低的导带偏移但是高的价带偏移，或者反之亦然，其中偏移是分别对于碳化硅价带和导带计算的。根据另外的替代，第一电介质材料包括或者是氧化硅，并且第二电介质材料具有4或更高的介电常数(k值)，其中第一电介质材料的层的厚度为至多5nm，并且栅极电介质包括第一电介质材料的层作为多层层叠结构的第一层和最后一层。在栅极电介质堆叠中特定地堆叠高k材料的方法使得能够实现所获取的半导体器件的规模减小和用于改进这些半导体器件的可靠性和性能的界面功函数工程。
6、本领域技术人员在阅读以下详细描述和察看随附附图时将认识到附加的特征和优点。
技术特征：
1.一种包括碳化硅(sic)主体的半导体器件，包括：
2.根据权利要求1所述的半导体器件，其中第一电介质材料具有高的导带偏移但是低的价带偏移并且第二电介质材料具有低的导带偏移但是高的价带偏移，或者反之亦然，其中偏移是分别对于碳化硅价带和导带计算的。
3.根据权利要求1或2所述的半导体器件，其中栅极结构包括栅极沟槽，栅极沟槽被部署在sic主体中并且相邻于源极区，栅极沟槽具有比主体区的深度大并且比漂移区的深度小的深度，
4.根据前述权利要求中的任何一项所述的半导体器件，进一步包括电接触源极区的源极金属，其中层间电介质将栅极电极与源极金属隔离，其中栅极电极由多晶硅(多晶si)制成或者包括多晶硅(多晶si)，以及
5.根据权利要求1至3中的任何一项所述的半导体器件，进一步包括电接触源极区的源极金属，其中层间电介质将栅极电极与源极金属隔离，其中栅极电极是金属栅极电极或者包括金属栅极电极，以及
6.根据权利要求1至3中的任何一项所述的半导体器件，进一步包括电接触源极区的源极金属，其中层间电介质将栅极电极与源极金属隔离，
7.根据前述权利要求中的任何一项所述的半导体器件，其中栅极电介质包括具有第一电介质材料的层中的至少两个和具有第二电介质材料的层中的至少两个。
8.根据前述权利要求中的任何一项所述的半导体器件，其中栅极电介质或层间电介质多层结构包括第三或进一步的电介质材料层，其包括从基于si、基于al或不同于第一电介质材料和第二电介质材料的高k电介质材料选择的材料。
9.根据前述权利要求中的任何一项所述的半导体器件，其中栅极电介质进一步包括界面电介质层，界面电介质层被部署在sic主体的至少一部分与多层层叠结构的第一层之间。
10.根据前述权利要求所述的半导体器件，其中界面电介质层包括氧化硅。
11.根据前述权利要求中的任何一项所述的半导体器件，其中第一电介质材料和第二电介质材料具有低于7.0ev的带隙。
12.根据前述权利要求中的任何一项所述的半导体器件，其中第一电介质材料具有至少1.0ev的对于sic主体材料的导带的偏移并且第二电介质材料具有至少1.0ev的对于sic主体材料的价带的偏移，或者第一电介质材料具有至少1.0ev的对于sic主体材料的价带的偏移并且第二电介质材料具有至少1.0ev的对于sic主体材料的导带的偏移。
13.根据前述权利要求中的任何一项所述的半导体器件，其中层间电介质和栅极电介质中的至少之一具有比氧化硅(sio2)高的总的k值并且包括多层层叠结构，多层层叠结构包括具有低于7.0ev的带隙的第一电介质材料和具有低于7.0ev的带隙的第二电介质材料的交替的层，其中第一电介质材料具有至少0.8ev的对于sic主体材料的导带或源极金属的偏移并且第二电介质材料具有至少0.8ev的对于sic主体材料的价带或源极金属的偏移。
14.根据前述权利要求中的任何一项所述的半导体器件，其中多层层叠结构中的层的厚度跨栅极电介质或层间电介质中的至少之一的厚度而变化。
15.一种包括碳化硅(sic)主体的半导体器件，包括：
16.根据权利要求15所述的半导体器件，其中多层层叠结构包括第三或进一步的电介质材料层，其包括从基于si、基于al或不同于第一电介质材料和第二电介质材料的高k电介质材料选择的材料。
17.根据权利要求15或权利要求16所述的半导体器件，其中栅极结构包括栅极沟槽，栅极沟槽被部署在sic主体中并且相邻于源极区，栅极沟槽具有比主体区的深度大并且比漂移区的深度小的深度，
18.一种用于制造包括碳化硅(sic)主体的半导体器件的方法，其中sic主体包括第一导电类型的漂移区、第二导电类型的主体区和第一导电类型的源极区；并且其中sic主体被提供有栅极结构，栅极结构包括栅极电极和将栅极电极与sic主体隔离的栅极电介质，其中栅极结构是相邻于源极区、主体区和漂移区部署的；
19.根据权利要求17所述的用于制造半导体器件的方法，其中基于邻接于栅极电极的电介质材料层的价带偏移和导带偏移来调整栅极电极的费米能级。
技术总结
公开了包括高K栅极电介质多层层叠结构的半导体器件和用于制造该器件的方法。描述了一种包括SiC主体的半导体器件，其具有栅极结构，栅极结构包括栅极电介质，栅极电介质具有特定的多层层叠结构，多层层叠结构包括具有4或更高的介电常数的第一电介质材料和第二电介质材料的交替的层。进一步描述了用于制造如之前提及的这样的包括SiC主体的半导体器件的方法。
技术研发人员：A·蒂尔克,S·克劳斯,T·艾兴格,W·莱纳特,F·J·桑托斯罗德里格斯
受保护的技术使用者：英飞凌科技股份有限公司
技术研发日：
技术公布日：2024/12/5