自测试和生产测试时间缩短的TVF迁移覆盖的制作方法
本公开总体上涉及用于测试的设计，并且在具体实施例中，涉及用于三重表决逻辑的全速(at-speed)扫描覆盖。
背景技术：
1、集成电路(ic)通常要进行故障测试。具体地，一般使用常称为扫描测试的方法来测试集成电路的逻辑电路。在扫描测试期间，利用一个或更多个触发器链(即，扫描链)移入测试图案以激励一个或更多个逻辑电路。来自受激逻辑电路的结果被加载到扫描链中，并且被移出以进行评估。当移出的图案与预期的图案匹配(基于一个或更多个逻辑电路正常发挥作用)时，没有检测到故障，并且电路可能是无缺陷的。当移出的图案与预期的图案不匹配时，检测到故障。
2、图1示出扫描链时钟信号(clk)和扫描使能信号(scan_en)的示例性捕获时启动(loc)波形100。响应于扫描使能信号有效(例如，逻辑电平高)，数据(例如，测试向量、测试图案、向量或图案)在每个时钟信号脉冲移入扫描链中。响应于扫描使能信号无效(例如，逻辑电平低)，时钟信号的第一脉冲使具有耦接到扫描链的输入端的逻辑电路迁移到通常称为启动的步骤。时钟信号的第二脉冲使受激逻辑电路的输出端加载到扫描链的触发器中。然后，对移出的数据进行故障评估。
3、可以全速地执行捕获时启动，以测试逻辑电路的与迁移延迟相关的故障。全速扫描覆盖是指当数字电路正在以其最大时钟频率或其预期操作速度操作时，扫描测试技术在检测数字电路中的故障或错误方面的有效性。它是扫描测试技术在实际操作条件下可以检测故障的能力的度量。
4、捕获时启动测试使能够缓慢地将数据移入或移出扫描链，同时仍对逻辑电路执行全速测试。因此，在一些实现方式中，捕获时启动测试可以使得能够更容易地实现扫描电路(与迁移时启动测试相比)，因为扫描使能信号迁移可能是缓慢的。
5、图2示出扫描链时钟和扫描使能信号的示例性移位时启动(los)波形200。在移位时启动测试中，在时钟信号的最后一个移位脉冲期间执行启动操作。扫描使能信号在时钟信号的最后一个移位脉冲之后但在时钟信号的捕获脉冲之前转变为低状态。
6、类似于捕获时启动测试，移位时启动测试可以全速地执行。因此，在一些实现方式中，扫描使能信号实现方式被设计为足够快地迁移，以使在移位时启动期间能够进行全速测试。在一些实现方式中，由于移位时启动测试将用于最后一次移位的时钟脉冲用于将数据移位通过扫描链和启动操作二者，因此移位时启动测试可以使测试时间较少(与捕获时启动测试相比)。
7、扫描测试(例如，用如图1和图2中图示的实现方式)可以在自动测试设备(ate)中实现，其中ate向集成电路提供例如测试向量，并且评估结果(移出的数据)以确定故障。扫描测试也可以作为逻辑内置自测试(lbist)来执行。集成电路将测试向量应用于自身(例如，使用伪随机数发生器)，并且使用集成电路lbist控制器确定是否出现故障。扫描测试或lbist的性能可以提供检测故障存在的方式。
8、在某些应用中，即使在存在故障的情况下，也预计电路一直正常操作。在这种应用中，可以使用冗余电路。对于安全性敏感的汽车应用而言，这通常是真实的。安全特征还可以要求围绕关键比特的逻辑冗余(例如，以防止对抗攻击)。冗余电路可以被理解为容错电路，其中电路可以在存在故障的情况下继续正确地操作。
9、图3图示了作为冗余电路示例的示例性三重表决触发器(tvf)300的示意图。三重表决触发器300包括第一d触发器302(reg a)、第二d触发器304(reg b)和第三d触发器306(reg c)和表决电路318。表决电路318包括与(and)门310、312和314以及或(or)门320。
10、可以使用例如连接-断开脚本在合成级/门级插入用于三重表决触发器300的逻辑。可以容易地更新连接-断开脚本，以包括另外的逻辑门。另外，可以使用连接-断开脚本提取三重表决触发器300的端子上的扫描输入并且将其用于门控。
11、三重表决触发器300是一种使用一般用于安全关键系统的容错设计技术的三重表决逻辑。实现电路的三个冗余版本并且比较它们的输出，以检测和减轻潜在的错误。三重表决逻辑的全速扫描覆盖是指扫描测试技术在这种冗余电路中以其最大时钟频率操作时检测故障的能力。三重表决触发器300可以取代期望冗余的d触发器。
12、三重表决逻辑的全速扫描覆盖可以根据几个因素而变化，这些因素包括三重表决逻辑的特定实现、电路的复杂性、使用的测试图案和制造过程的质量。它通常利用大量的模拟和测试来评估，以确保冗余电路被正确测试，并且可以在预期的操作速度下检测故障。
13、实现三重表决逻辑的高全速扫描覆盖可能具有挑战性，这是因为设计的复杂性增加并且有可能存在仅在特定条件下才显现的细微故障。因此，经常采用包括高级故障模型和测试图案的综合测试方法来使三重表决逻辑的全速扫描测试的覆盖和有效性最大化。
14、三重表决触发器300使用多数表决来确定输出(dout)。例如，当所有d触发器302、304和306都正在正常操作时，d触发器302、304和306中的每一者的内容是相同的，并且输出(dout)等于d触发器302、304和306的内容。如果d触发器302、304或306中的一者输出错误状态，则输出(dout)一直输出正确的值(因为d触发器302、304和306中的其他两个d触发器输出正确的值)。
15、例如，如果第一d触发器302和第二d触发器304输出逻辑“1”并且第三d触发器306翻转并输出逻辑“0”，则与门310的输出是逻辑“1”，与门312和314中的每一者的输出是逻辑“0”，并且或门320的输出是逻辑“1”。如果第一d触发器302和第二d触发器304输出逻辑“0”并且第三d触发器306翻转并输出逻辑“1”，则与门310、312和314的输出是逻辑“0”，并且或门320的输出是逻辑“0”。
16、常规地，三重表决触发器遭遇不完整的全速扫描覆盖。例如，捕获时启动测试遭遇大量未测试节点。作为另一示例，移位时启动测试需要扫描使能信号的全速路由，其对于整个集成电路而言是不能容易实现的。期望具有用于自测试和生产测试的改进的时间减少的测试三重表决触发器的方法、电路和系统。
技术实现思路
1、技术优点总体上通过本公开的描述改进的三重表决逻辑的全速扫描覆盖的实施例来实现。
2、第一方面涉及一种集成电路。该集成电路包括控制电路和三重表决触发器。控制电路包括第一触发器、第二触发器、第一或门和第二或门。每个触发器的输出端耦接到其相应的输入端。每个触发器的复位端子被配置为接收扫描模式信号。第一触发器的扫描输入端子被配置为接收扫描输入信号。第一或门的第一输入端耦接到第一触发器的输出端。第一或门的第二输入端耦接到扫描使能信号。第二或门的第一输入端耦接到第二触发器的输出端。第二或门的第二输入端耦接到扫描使能信号。并且，第一触发器的输出端耦接到第二触发器的扫描输入端子。三重表决触发器包括n个扫描触发器，n是大于或等于3的奇数。n个扫描触发器包括第一扫描触发器、第二扫描触发器和第三扫描触发器。第一扫描触发器具有与第二扫描触发器的扫描输入端耦接的输出端和与控制电路的第一或门的输出端子耦接的扫描使能输入端。第三扫描触发器具有与第二扫描触发器的输出端耦接的扫描输入端和与控制电路的第二或门的输出端子耦接的扫描使能输入端。控制电路被配置为基于扫描使能信号和扫描模式信号来控制第一扫描触发器的扫描使能输入端和第三扫描触发器的扫描使能输入端。
3、第二方面涉及一种集成电路。该集成电路包括控制电路、三重表决触发器、扫描链和扫描控制器。控制电路被配置为提供第一扫描使能信号和第二扫描使能信号。三重表决触发器包括第一扫描触发器、第二扫描触发器和第三扫描触发器。第一扫描触发器的输出端耦接到第二扫描触发器的扫描输入端。第二扫描触发器的输出端耦接到第三扫描触发器的扫描输入端。扫描链被配置为接收第一扫描使能信号、第二扫描使能信号和第三扫描使能信号。扫描链包括第一扫描触发器、第二扫描触发器和第三扫描触发器。第一扫描触发器被配置为接收第一扫描使能信号。第二扫描触发器被配置为接收第三扫描使能信号。并且，第三扫描触发器被配置为接收第二扫描使能信号。扫描控制器耦接到控制电路和三重表决触发器。扫描控制器被配置为控制第一扫描使能信号、第二扫描使能信号和第三扫描使能信号。
4、第三方面涉及一种用于测试集成电路的扫描链中的三重表决触发器的方法。该方法包括：由集成电路的控制电路提供第一扫描使能信号和第二扫描使能信号；由三重表决触发器的第一扫描触发器接收第一扫描使能信号；由三重表决触发器的第二扫描触发器接收第三扫描使能信号，第一扫描触发器的输出端耦接到第二扫描触发器的扫描输入端；由三重表决触发器的第三扫描触发器接收第二扫描使能信号，第二扫描触发器的输出端耦接到第三扫描触发器的扫描输入端；向第一扫描触发器、第二扫描触发器和第三扫描触发器提供扫描输入信号；由集成电路的扫描控制器控制第一扫描使能信号、第二扫描使能信号和第三扫描使能信号；在三重表决触发器的输出端处接收扫描输出信号；以及基于扫描输出信号和对第一扫描使能信号、第二扫描使能信号和第三扫描使能信号的控制来确定三重表决触发器是否遭遇故障。
5、实施例可以用硬件、软件或其任何组合来实现。
技术特征：
1.一种集成电路，所述集成电路包括：
2.根据权利要求1所述的集成电路，其中，所述三重表决触发器是扫描链的第一三重表决触发器，所述集成电路还包括第二三重表决触发器，所述第二三重表决触发器包括数量为m的扫描触发器，m是大于或等于3的奇数，m个扫描触发器包括第四扫描触发器、第五扫描触发器和第六扫描触发器，所述第四扫描触发器具有与所述第五扫描触发器的扫描输入端耦接的输出端和与所述控制电路的所述第一或门的输出端子耦接的扫描使能输入端，所述第六扫描触发器具有与所述第五扫描触发器的输出端耦接的扫描输入端和与所述控制电路的所述第二或门的输出端子耦接的扫描使能输入端，所述控制电路被配置为基于所述扫描使能信号和所述扫描模式信号来控制所述第四扫描触发器的所述扫描使能输入端和所述第六扫描触发器的所述扫描使能输入端。
3.根据权利要求1所述的集成电路，还包括逻辑电路，所述逻辑电路包括第一与门、第二与门、第三与门和第三或门，所述第一与门的第一输入端耦接到所述第一扫描触发器的输出端，所述第一与门的第二输入端耦接到所述第二扫描触发器的输出端，所述第二与门的第一输入端耦接到所述第二扫描触发器的输出端，所述第二与门的第二输入端耦接到所述第三扫描触发器的输出端，所述第三与门的第一输入端耦接到所述第一扫描触发器的输出端，所述第三与门的第二输入端耦接到所述第三扫描触发器的输出端，所述第三或门的第一输入端子耦接到所述第一与门的输出端，所述第三或门的第二输入端子耦接到所述第二与门的输出端，并且所述第三或门的第三输入端子耦接到所述第三与门的输出端。
4.根据权利要求3所述的集成电路，还包括具有与所述第三或门的输出端耦接的输入端的第四扫描触发器。
5.根据权利要求4所述的集成电路，还包括与所述控制电路和所述三重表决触发器耦接的扫描控制器，其中，响应于所述集成电路处于扫描模式，所述扫描控制器被配置为向所述三重表决触发器提供扫描输入信号，从所述第四扫描触发器接收扫描输出信号，并且基于所述扫描输出信号来确定所述三重表决触发器是否遭遇故障。
6.根据权利要求1所述的集成电路，其中，n等于3。
7.根据权利要求1所述的集成电路，其中，所述第一触发器和所述第二触发器属于扫描触发器类型。
8.一种集成电路，所述集成电路包括：
9.根据权利要求8所述的集成电路，其中，所述三重表决触发器包括逻辑电路，所述逻辑电路包括第一与门、第二与门、第三与门和或门，所述第一与门的第一输入端耦接到所述第一扫描触发器的输出端，所述第一与门的第二输入端耦接到所述第二扫描触发器的输出端，所述第二与门的第一输入端耦接到所述第二扫描触发器的输出端，所述第二与门的第二输入端耦接到所述第三扫描触发器的输出端，所述第三与门的第一输入端耦接到所述第一扫描触发器的输出端，所述第三与门的第二输入端耦接到所述第三扫描触发器的输出端，所述或门的第一输入端子耦接到所述第一与门的输出端，所述或门的第二输入端子耦接到所述第二与门的输出端，并且所述或门的第三输入端子耦接到所述第三与门的输出端。
10.根据权利要求9所述的集成电路，还包括第四扫描触发器，所述第四扫描触发器具有与所述或门的输出端耦接的输入端。
11.根据权利要求10所述的集成电路，其中，响应于所述集成电路处于扫描模式，所述扫描控制器被配置为向所述三重表决触发器提供扫描输入信号，从所述第四扫描触发器接收扫描输出信号，并且基于所述扫描输出信号来确定所述三重表决触发器是否遭遇故障。
12.根据权利要求8所述的集成电路，其中，所述三重表决触发器是第一三重表决触发器，并且所述扫描链还包括第二三重表决触发器。
13.根据权利要求8所述的集成电路，还包括多路复用器，所述多路复用器的第一输入端耦接到所述第一扫描触发器的输出端，并且所述多路复用器的第二输入端耦接到所述第三扫描触发器的输出端。
14.根据权利要求13所述的集成电路，其中，所述扫描控制器被配置为在扫描模式下，通过控制所述第一扫描使能信号、所述第二扫描使能信号和所述第三扫描使能信号来确定所述三重表决触发器是否遭遇故障。
15.一种用于测试集成电路的扫描链中的三重表决触发器的方法，所述方法包括：
16.根据权利要求15所述的方法，其中，确定所述三重表决触发器是否遭遇故障包括验证所述三重表决触发器的每个输出节点的所有上升和下降转变都发生在预定时间内。
17.根据权利要求15所述的方法，其中，所述三重表决触发器包括逻辑电路，所述逻辑电路包括第一与门、第二与门、第三与门和或门，所述第一与门的第一输入端耦接到所述第一扫描触发器的输出端，所述第一与门的第二输入端耦接到所述第二扫描触发器的输出端，所述第二与门的第一输入端耦接到所述第二扫描触发器的输出端，所述第二与门的第二输入端耦接到所述第三扫描触发器的输出端，所述第三与门的第一输入端耦接到所述第一扫描触发器的输出端，所述第三与门的第二输入端耦接到所述第三扫描触发器的输出端，所述或门的第一输入端子耦接到所述第一与门的输出端，所述或门的第二输入端子耦接到所述第二与门的输出端，并且所述或门的第三输入端子耦接到所述第三与门的输出端。
18.根据权利要求17所述的方法，其中，所述或门的输出端耦接到第四扫描触发器，并且其中，响应于所述集成电路处于扫描模式，所述方法还包括：
19.根据权利要求15所述的方法，其中，所述三重表决触发器是第一三重表决触发器，并且所述扫描链还包括第二三重表决触发器。
20.根据权利要求19所述的方法，所述方法还包括：
技术总结
本公开涉及自测试和生产测试时间缩短的TVF迁移覆盖。根据实施例，提供了一种用于测试三重表决触发器(TVF)的方法。所述方法包括：由控制电路分别向所述TVF的第一扫描触发器和第三扫描触发器提供第一扫描使能信号和第二扫描使能信号；在所述TVF的所述第二扫描触发器处接收第三扫描使能信号；向所述第一扫描触发器、所述第二扫描触发器和所述第三扫描触发器提供扫描输入信号；控制所述第一扫描使能信号、所述第二扫描使能信号和所述第三扫描使能信号；在所述TVF的输出端处接收扫描输出信号；和基于所述扫描输出信号和对所述第一扫描使能信号、所述第二扫描使能信号和所述第三扫描使能信号的控制来确定所述TVF是否遭遇故障。
技术研发人员：V·N·斯瑞尼瓦桑,M·沙尔马,J·M·乔治,U·C·斯瑞瓦斯塔瓦
受保护的技术使用者：意法半导体国际公司
技术研发日：
技术公布日：2024/12/5