半导体结构及其制备方法、存储器与流程

本技术涉及半导体，具体而言，本技术涉及一种半导体结构及其制备方法、存储器。

背景技术：

1、随着技术的发展和进步，半导体器件不断朝着小型化、高集成度的方向发展。晶体管作为存储技术的基本单元，其微缩可以进一步实现存储单元的微缩，提高存储单元密度。

2、但是，在微缩的过程中需要同时保证器件性能(比如开态电流)。半导体器件的尺寸缩小，容易导致晶体管的源漏极与半导体材料之间的接触面积减小，接触电阻增大，造成半导体器件的开态电流显著降低，影响半导体器件的运行速度；而为了减小源漏极与半导体材料之间的接触电阻，保证具有足够的开态电流，源漏极与半导体材料之间的接触面积就很难缩小，这成为限制半导体器件尺寸微缩的难题。

技术实现思路

1、本技术针对现有方式的缺点，提出一种半导体结构及其制备方法、存储器，能够在不增加器件尺寸的前提下，提高器件的开态电流。

2、第一个方面，本技术实施例提供了一种半导体结构，包括：

3、衬底；

4、沟道层，设置在衬底的一侧，至少部分沟道层沿垂直于衬底的方向延伸；

5、第一电极，位于沟道层朝向衬底的一侧，沟道层与第一电极接触；

6、第二电极，设置在衬底的一侧，并围设在沟道层的外周，沟道层与第二电极接触，第二电极的延伸方向与第一电极的延伸方向呈夹角设置，第二电极与第一电极绝缘；

7、其中：

8、第一电极包括第一导电层和第二导电层，沿衬底指向沟道层的方向，第一导电层和第二导电层依次设置，沟道层通过第二导电层与第一导电层形成欧姆接触；和/或，

9、第二电极包括第三导电层和第四导电层，第三导电层位于第四导电层远离沟道层的一侧，沟道层通过第四导电层与第三导电层形成欧姆接触。

10、在本技术一些可选的实施方式中，沟道层的材料包括氧化物半导体材料；

11、第一导电层的材料为铝，第二导电层的材料为氧化铝；和/或，

12、第三导电层的材料为铝，第四导电层的材料为氧化铝。

13、在本技术一些可选的实施方式中，衬底具有第一凹槽，第一凹槽的开口朝向沟道层所在侧，第一凹槽沿平行于衬底的第一方向延伸；

14、第一导电层和第二导电层均设置在第一凹槽内，且第二导电层位于第一导电层朝向第一凹槽的开口一侧。

15、在本技术一些可选的实施方式中，半导体结构还包括绝缘层，绝缘层设置在衬底的一侧，并覆盖部分第一导电层，第二电极位于绝缘层远离衬底的一侧；

16、半导体结构具有贯穿第二电极和绝缘层的第一通孔，第一通孔露出第二导电层，沟道层至少覆盖第一通孔的内壁，使得沟道层分别与第二电极和第二导电层接触。

17、在本技术一些可选的实施方式中，绝缘层具有第二凹槽，第二凹槽的开口朝向绝缘层远离衬底的一侧，第二凹槽沿平行于衬底的第二方向延伸，第二电极设置在第二凹槽内，第一通孔在衬底上的正投影与第二凹槽在衬底上的正投影有交叠；和/或，

18、第二电极的第四导电层围设在第一通孔的外周，第二电极的第三导电层位于第四导电层远离第一通孔的一侧。

19、在本技术一些可选的实施方式中，半导体结构还包括绝缘层，绝缘层设置在衬底的一侧，并覆盖部分第一电极，第二电极位于绝缘层远离衬底的一侧；

20、半导体结构具有第一通孔，第四导电层围设在第一通孔的外周，第一通孔贯穿绝缘层，并露出第一电极，沟道层至少覆盖第一通孔的内壁，使得沟道层分别与第四导电层和第一电极接触，第三导电层位于第四导电层远离第一通孔的一侧。

21、在本技术一些可选的实施方式中，半导体结构还包括：

22、第一介质层，设置在第二电极远离衬底的一侧，并覆盖第二电极和绝缘层，第一通孔贯穿第一介质层，第一通孔沿垂直于衬底的方向延伸；

23、栅极介质层，设置在沟道层远离衬底的一侧，且至少部分栅极介质层位于第一通孔内；

24、栅极，设置在栅极介质层远离衬底的一侧，且填充第一通孔。

25、第二个方面，本技术实施例提供了一种存储器，包括：上述的半导体结构。

26、第三个方面，本技术实施例提供了一种半导体结构的制备方法，包括：

27、提供一衬底，并制作第一初始电极，第一初始电极位于衬底的一侧；

28、在衬底的一侧制作第二初始电极，第二初始电极的延伸方向与第一初始电极的延伸方向呈夹角设置，第二初始电极与第一初始电极绝缘；

29、制作贯穿第二初始电极的第一通孔，第一通孔沿垂直于衬底的方向延伸，第一通孔露出第一初始电极；

30、制作沟道层，沟道层至少覆盖第一通孔的内壁，使得第一初始电极位于沟道层朝向衬底的一侧，第二初始电极围设在沟道层的外周，并使得沟道层分别与第一初始电极和第二初始电极接触；以及

31、进行热处理，使得第一初始电极中与沟道层接触的部分发生氧化，第一初始电极中未发生氧化的部分形成第一导电层，发生氧化的部分形成第二导电层，第一导电层和第二导电层形成第一电极，沟道层通过第二导电层与第一导电层形成欧姆接触；和/或，使得第二初始电极中与沟道层接触的部分发生氧化，第二初始电极中未发生氧化的部分形成第三导电层，发生氧化的部分形成第四导电层，第三导电层和第四导电层形成第二电极，沟道层通过第四导电层与第三导电层形成欧姆接触。

32、在本技术一些可选的实施方式中，提供一衬底，并制作第一初始电极，包括：

33、提供一初始衬底；

34、在初始衬底上开设第一凹槽，第一凹槽沿第一方向延伸，开设第一凹槽的初始衬底形成衬底；

35、在第一凹槽内沉积铝材料，形成第一初始电极层，第一初始电极层填充第一凹槽；

36、对第一初始电极层进行平坦化处理，经过平坦化处理的第一初始电极层形成第一初始电极。

37、在本技术一些可选的实施方式中，制作第二初始电极，包括：

38、在衬底的一侧制作初始绝缘层，初始绝缘层覆盖第一初始电极；

39、在初始绝缘层上开设第二凹槽，第二凹槽沿第二方向延伸，开设第二凹槽的初始绝缘层形成绝缘层；

40、在第二凹槽内沉积铝材料，形成第二初始电极层，第二初始电极层填充第二凹槽，第二初始电极层在衬底上的正投影与第一初始电极层在衬底上的正投影具有交叠区域；

41、对第二初始电极层进行平坦化处理，经过平坦化处理的第二初始电极层形成第二初始电极。

42、在本技术一些可选的实施方式中，在制作第一通孔之前，半导体结构的制备方法还包括：

43、在绝缘层远离衬底的一侧制作第一介质层，第一介质层覆盖至少部分第二初始电极；

44、制作第一通孔，包括：

45、进行图形化处理，形成依次贯穿第一介质层、第二初始电极和绝缘层的第一通孔，第一通孔在衬底上的正投影位于交叠区域内，第一通孔露出第一初始电极。

46、在本技术一些可选的实施方式中，制作沟道层，包括：

47、在第一通孔内沉积氧化物半导体材料，形成沟道层；

48、进行热处理，包括：

49、通过退火工艺，使第一初始电极中与沟道层接触的部分自发氧化生成一层氧化铝薄膜，第一初始电极中未发生氧化的部分形成第一导电层，氧化生成的氧化铝薄膜形成第二导电层；和/或，

50、使第二初始电极中与沟道层接触的部分自发氧化生成一层氧化铝薄膜，第二初始电极中未发生氧化的部分形成第三导电层，氧化生成的氧化铝薄膜形成第四导电层。

51、在本技术一些可选的实施方式中，在进行热处理之后，半导体结构的制备方法还包括：

52、在沟道层远离衬底的一侧制作栅极介质层，至少部分栅极介质层位于第一通孔内；

53、在栅极介质层远离衬底的一侧制作栅极，至少部分栅极位于第一通孔内。

54、本技术实施例提供的技术方案带来的有益技术效果包括：

55、本技术实施例中，沟道层通过第二导电层与第一导电层形成欧姆接触，沟道层通过第四导电层与第三导电层形成欧姆接触。本技术技术方案能够在不增加器件尺寸的前提下，有效降低源漏极与沟道材料间的接触电阻，从而显著提高半导体器件的开态电流。

56、本技术附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本技术的实践了解到。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述沟道层的材料包括氧化物半导体材料；

3.根据权利要求1或2所述的半导体结构，其特征在于，所述衬底具有第一凹槽，所述第一凹槽的开口朝向所述沟道层所在侧，所述第一凹槽沿平行于所述衬底的第一方向延伸；

4.根据权利要求1或2所述的半导体结构，其特征在于，还包括绝缘层，所述绝缘层设置在所述衬底的一侧，并覆盖部分第一导电层，所述第二电极位于所述绝缘层远离所述衬底的一侧；

5.根据权利要求4所述的半导体结构，其特征在于，

6.根据权利要求1或2所述的半导体结构，其特征在于，还包括绝缘层，所述绝缘层设置在所述衬底的一侧，并覆盖部分所述第一电极，所述第二电极位于所述绝缘层远离所述衬底的一侧；

7.根据权利要求4所述的半导体结构，其特征在于，还包括：

8.一种存储器，其特征在于，包括：权利要求1至7中任一项所述的半导体结构。

9.一种半导体结构的制备方法，其特征在于，包括：

10.根据权利要求9所述的半导体结构的制备方法，其特征在于，提供一衬底，并制作第一初始电极，包括：

11.根据权利要求10所述的半导体结构的制备方法，其特征在于，制作第二初始电极，包括：

12.根据权利要求11所述的半导体结构的制备方法，其特征在于，在制作第一通孔之前，还包括：

13.根据权利要求12所述的半导体结构的制备方法，其特征在于，制作沟道层，包括：

14.根据权利要求9至13中任一项所述的半导体结构的制备方法，其特征在于，在进行热处理之后，还包括：

技术总结
本申请实施例提供了一种半导体结构及其制备方法、存储器。该半导体结构包括：衬底；沟道层，至少部分沿垂直于衬底的方向延伸；第一电极，与沟道层接触；第二电极，围设在沟道层的外周，第二电极与沟道层接触，并与第一电极绝缘；其中：第一电极包括第一导电层和第二导电层，沟道层通过第二导电层与第一导电层形成欧姆接触；和/或，第二电极包括第三导电层和第四导电层，沟道层通过第四导电层与第三导电层形成欧姆接触。本申请实施例能够在不增加器件尺寸的前提下，提高器件的开态电流。

技术研发人员：刘朝
受保护的技术使用者：北京超弦存储器研究院
技术研发日：
技术公布日：2024/12/5