半导体结构及其制备方法与流程

本公开实施例涉及半导体，尤其涉及一种半导体结构及其制备方法。

背景技术：

1、随着半导体结构向集成化的方向发展，使得半导体结构的尺寸越来越小，例如在动态随机存储器(dynamic random access memory，简称dram)的制备工艺中，利用垂直的全环绕栅极晶体管(gate-all-around，简称gaa)作为选择晶体管(access transistor)时，其占据的面积可以达到4f2，可以提高单位面积内存储单元的数量，以提高排布密度。

2、但是，上述的半导体结构中相邻的位线之间易发生漏电，降低半导体结构的良率。

技术实现思路

1、鉴于上述问题，本公开实施例提供一种半导体结构及其制备方法，用于防止相邻的位线之间发生漏电，提高了半导体结构的良率。

2、本公开实施例的第一方面提供一种半导体结构的制备方法，其包括：

3、提供基底，在所述基底内形成沿第一方向和第二方向呈阵列排布的多个有源柱，所述第一方向与所述第二方向相交，且所述第一方向与所述第二方向均与所述有源柱的延伸方向相互垂直；

4、形成多个位线沟槽，以及用于分隔各个所述位线沟槽的位线隔离结构，多个所述位线沟槽沿第一方向间隔设置，并沿所述第二方向延伸；其中，每个所述位线沟槽暴露出多个沿所述第二方向排布的所述有源柱的外周面，且所述位线沟槽的槽底高于所述位线隔离结构的底面；

5、在每个所述位线沟槽内形成位线，所述位线沿所述第二方向延伸，并包裹多个沿所述第二方向排布的所述有源柱的至少部分外周面。

6、在一些实施例中，提供所述基底的步骤包括：

7、图案化所述基底，以在所述基底内形成沿所述第一方向间隔排布的多个第一沟槽和沿所述第二方向间隔排布的多个第二沟槽，所述第一沟槽和所述第二沟槽将所述基底分隔成多个所述有源柱；其中，所述第一沟槽沿第二方向延伸，所述第二沟槽沿所述第一方向延伸；且所述第一沟槽的槽宽大于所述第二沟槽的槽宽。

8、在一些实施例中，形成多个所述位线沟槽和所述位线隔离结构的步骤包括：

9、形成牺牲层，所述牺牲层覆盖在所述第一沟槽的内壁上，并填充满所述第二方向上相邻的所述有源柱之间的区域；所述牺牲层在所述第一沟槽内围合成第三沟槽；

10、去除位于所述第三沟槽的底壁上的所述牺牲层，以及位于所述第三沟槽底壁下方的部分厚度的所述基底，以形成位线隔离沟槽；

11、在所述位线隔离沟槽内形成所述位线隔离结构；

12、去除剩余所述牺牲层，以形成所述位线沟槽，所述位线沟槽的底壁高于所述位线隔离结构的底面。

13、在一些实施例中，去除位于所述第三沟槽的底壁上的所述牺牲层的步骤，包括：

14、通过等离子体刻蚀工艺向所述第三沟槽内注入等离子体，以去除所述第三沟槽的底壁上的所述牺牲层以及位于所述第三沟槽底壁下方的部分厚度的所述基底；

15、其中，所述等离子体的注入方向与所述基底的顶面相互垂直。

16、在一些实施例中，所述位线隔离结构与所述牺牲层具有较大的刻蚀选择比，以使所述位线隔离结构作为去除剩余所述牺牲层过程中的刻蚀停止层。

17、在一些实施例中，在所述位线沟槽内形成位线的步骤包括：

18、在所述位线沟槽的内壁上形成阻挡材料层，所述阻挡材料层还覆盖在所述有源柱的顶面；

19、在所述阻挡材料层上形成金属导电材料层，所述金属导电材料层填充满所述阻挡材料层所围成的区域；

20、回刻蚀所述阻挡材料层和所述金属导电材料层，以形成所述位线，所述位线的顶面低于所述基底的顶面；其中，所述位线包括阻挡层和金属导电层，保留的所述阻挡材料层形成所述阻挡层，保留的所述金属导电材料层形成所述金属导电层，所述阻挡层包裹在所述金属导电层的底面和侧面。

21、在一些实施例中，所述第一沟槽的槽宽占所述第二沟槽的槽宽的1.5-3倍。

22、在一些实施例中，在所述位线沟槽内形成位线的步骤之后，所述制备方法还包括：

23、回刻蚀部分厚度的所述位线隔离结构，以使剩余的所述位线隔离结构的顶面低于所述基底的顶面，且高于所述位线的顶面；

24、在所述位线与所述位线隔离结构所围成的区域内形成第一隔离层；

25、形成多条字线，多条所述字线沿所述第二方向间隔设置；每条所述字线沿所述第一方向延伸，并包裹多个沿所述第一方向排布的所述有源柱的至少部分外周面；

26、在所述字线和所述第一隔离层上形成第二隔离层，所述第二隔离层的顶面与所述基底的顶面平齐。

27、本公开实施例的第二方面提供一种半导体结构，其包括：

28、基底，所述基底包括沿第一方向和第二方向呈阵列排布的多个有源柱，所述第一方向与所述第二方向相交，且所述第一方向与所述第二方向均与所述有源柱的延伸方向相互垂直；

29、多个位线，多个所述位线沿所述第一方向间隔设置在所述基底内，且每条所述位线沿所述第二方向延伸，并包裹多个沿所述第二方向排布的所述有源柱的至少部分外周面；

30、多个位线隔离结构，多个位线隔离结构设置在所述基底内，其中一个所述位线隔离结构位于相邻的所述位线之间，以隔离相邻的所述位线；其中，所述位线隔离结构的底面低于所述位线的底面。

31、在一些实施例中，在所述第一方向上，相邻的有源柱之间的距离为第一预设距离；在所述第二方向上，相邻的所述有源柱之间的距离为第二预设距离；

32、所述第一预设距离大于所述第二预设距离。

33、在一些实施例中，所述位线包括阻挡层和金属导电层，所述阻挡层包裹在所述金属导电层的底面和侧面；其中，所述位线的顶面低于所述位线隔离结构的顶面。

34、在一些实施例中，所述半导体结构还包括多条字线、第一隔离层和第二隔离层；

35、所述第一隔离层覆盖在多条所述位线上，且所述第一隔离层的顶面与所述位线隔离结构的顶面平齐；

36、多条所述字线位于所述第一隔离层上方，并沿所述第二方向间隔设置；每条所述字线沿所述第一方向延伸，并包裹多个沿所述第一方向排布的所述有源柱的至少部分外周面；

37、所述第二隔离层设置在多个所述有源柱位于所述字线上方的部分所围成区域内，且所述第二隔离层的顶面与所述基底的顶面平齐

38、本公开实施例所提供的半导体结构及其制备方法中，先形成位线隔离结构，之后再在位线沟槽内形成位线，并利用位线隔离结构的底面低于位线沟槽的槽底，使得位线隔离结构的底面低于位线的底面，提高了位线隔离结构的隔离效果，降低了相邻的位线发生漏电的风险，提高了半导体结构的良率。

39、除了上面所描述的本公开实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本公开实施例提供的半导体结构及其制备方法所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。

技术特征：

1.一种半导体结构的制备方法，其特征在于，包括如下步骤：

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，提供所述基底的步骤包括：

3.根据权利要求2所述的半导体结构的制备方法，其特征在于，形成多个所述位线沟槽和所述位线隔离结构的步骤包括：

4.根据权利要求1-3任一项所述的半导体结构的制备方法，其特征在于，在所述位线沟槽内形成位线的步骤包括：

5.根据权利要求2或3所述的半导体结构的制备方法，其特征在于，所述第一沟槽的槽宽占所述第二沟槽的槽宽的1.5-3倍。

6.根据权利要求1-3任一项所述的半导体结构的制备方法，其特征在于，在所述位线沟槽内形成位线的步骤之后，所述制备方法还包括：

7.一种半导体结构，其特征在于，包括：

8.根据权利要求7所述的半导体结构，其特征在于，在所述第一方向上，相邻的有源柱之间的距离为第一预设距离；在所述第二方向上，相邻的所述有源柱之间的距离为第二预设距离；

9.根据权利要求7或8所述的半导体结构，其特征在于，所述位线包括阻挡层和金属导电层，所述阻挡层包裹在所述金属导电层的底面和侧面；其中，所述位线的顶面低于所述位线隔离结构的顶面。

10.根据权利要求7或8所述的半导体结构，其特征在于，所述半导体结构还包括多条字线、第一隔离层和第二隔离层；

技术总结
本公开实施例提供一种半导体结构及其制备方法，涉及半导体技术领域，用于解决相邻位线之间发生漏电的技术问题，该半导体结构的制备方法包括：在基底内形成沿第一方向和第二方向呈阵列排布的多个有源柱，第一方向与第二方向相交，均与有源柱的延伸方向相互垂直；形成多个位线沟槽，以及用于分隔各个位线沟槽的位线隔离结构；其中，每个位线沟槽暴露出多个沿第二方向排布的所述有源柱的外周面，且位线沟槽的槽底高于位线隔离结构的底面；在每个位线沟槽内形成位线，位线沿所述第二方向延伸，并包裹多个沿第二方向排布的有源柱的至少部分外周面。本公开用于增加位线隔离结构的高度，进而防止相邻的位线发生漏电。

技术研发人员：李晓杰
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/12/5