ESD保护电路的制作方法

本发明涉及集成电路领域，具体涉及一种esd保护电路。

背景技术：

1、静电广泛存在于自然界。静电防护（electro-static discharge，esd）是电子工业和半导体领域重要的一环。每年因为静电损伤导致电子产品损坏占电子产品总损坏率的30%左右。因此，良好的esd保护电路是电子电路领域重要的任务。

2、图1是现有技术中esd保护电路图。其中p沟道金属氧化物半导体（p-channelmetal oxide semiconductor，pmos）管p0和n沟道金属氧化物半导体（n-channel metaloxide semiconductor，nmos）管n0属于驱动级，二极管d1和二极管d2是esd保护器件。当输入输出（input-output，i/o）端口相对于公共接地端电压（voltage source-to-source，vss）端出现正静电电压时，静电电流由d1流经器件工作电压（voltage drain-to-drain，vdd）端，再经过vdd端和vss端之间的电源钳制，流入vss端，i/o端的电压被箝位到较低的电压值，pmos管p0和nmos管n0被保护，不会被静电击穿。

3、当i/o端出现相对于vss端负静电电压时，静电电流流经二极管d2，从vss端流到i/o端，pmos管p0和nmos管n0被保护，不会被静电击穿。

4、但是现有技术存在如下缺陷：当i/o端有电压，而vdd端无电压时，电流会从i/o端流入vdd端，导致i/o端电压偏低，不能满足指标要求。

5、图2是另一现有技术中esd保护电路图，设计了一个关断pmos管p0和nmos管n0的漏电通道的接地栅极nmos（grounded gate nmos，ggnmos）管n1。

6、i/o端出现正静电电压时，ggnmos管n1导通，静电电流从i/o端经过ggnmos管n1流入vss端。反之，电流通过ggnmos管n1的衬底流入漏极。

7、这种方案的缺点是i/o端出现正静电电压情况下，电流通过ggnmos管n1的漏极到源极时的电压较高，在5v~8v之间，可能导致pmos管p0和nmos管n0烧毁。

技术实现思路

1、为了缓解或部分缓解上述技术问题，本发明的解决方案如下所述：

2、一种esd保护电路，第一pmos管的源极接入vdd，第一nmos管的漏极连接至第一pmos管的漏极；第一nmos管的源极接入vss，第一nmos管的漏极引出i/o端；所述i/o端连接第一二极管的阳极，i/o端还连接第二二极管的阴极，所述第二二极管的阳极接入vss；第一模块的第一端接入vdd，第一模块的第二端连接第一二极管的阴极；第一模块的第二端还接入第二模块的第一端，第二模块的第二端接入vss；此外，所述第一模块包括第三二极管或第一电阻；所述第二模块包括第二电阻、第一电容、反相器以及第二nmos管。

3、进一步地，当所述第一模块包括第三二极管时：所述第三二极管的阳极作为第一模块的第一端，接入vdd；所述第三二极管的阴极作为第一模块的第二端，连接第一二极管的阴极。

4、进一步地，当所述第一模块包括第一电阻时：所述第一电阻的第一端作为第一模块的第一端，接入vdd；所述第一电阻的第二端作为第一模块的第二端，连接第一二极管的阴极。

5、进一步地，所述第二模块具有如下电路结构：第二电阻的第一端和第二nmos管的漏极连接在一起，并作为第二模块的第一端；第二电阻的第二端和连接至第一电容的第一端和反相器的输入端，反相器的输出端连接至第二nmos管的栅极；第一电容的第二端和第二nmos管的源极连接在一起，并作为第二模块的第二端。

6、进一步地，当i/o端出现正静电电压时，静电电流通过第一二极管和第二模块，流入vss。

7、进一步地，当i/o端出现负静电电压时，静电电流从vss流经第二二极管，流入i/o端。

8、进一步地，当vdd没有上电时，且i/o端有电，此处第二模块处于关断状态。

9、本发明技术方案，具有如下有益的技术效果之一或多个：

10、（1）提出了一种新的esd保护电路结构，解决了防倒灌i/o端esd防护能力较弱的问题。

11、（2）避免现有技术中的i/o端在vdd不上电的时候有漏电问题。

12、（3）克服现有技术中esd防护能力较弱的问题，在相同的esd防护能力下，电路速度更高、功耗更低。

13、此外，本发明还具有的其它有益效果将在具体实施例中提及。

技术特征：

1.一种esd保护电路，其特征在于：

2.根据权利要求1所述的esd保护电路，其特征在于：

3.根据权利要求1所述的esd保护电路，其特征在于：

4.根据权利要求2或3所述的esd保护电路，其特征在于：

5.根据权利要求4所述的esd保护电路，其特征在于：

6.根据权利要求5所述的esd保护电路，其特征在于：

7.根据权利要求6所述的esd保护电路，其特征在于：

技术总结
本发明公开了一种ESD保护电路，属于集成电路领域。为解决防倒灌I/O端ESD防护能力较弱的问题，本发明的ESD保护电路，第一PMOS管的源极接入VDD，第一NMOS管的漏极连接至第一PMOS管的漏极；第一NMOS管的源极接入VSS，第一NMOS管的漏极引出I/O端；所述I/O端连接第一二极管的阳极，I/O端还连接第二二极管的阴极，所述第二二极管的阳极接入VSS；第一模块的第一端接入VDD，第一模块的第二端连接第一二极管的阴极；第一模块的第二端还接入第二模块的第一端，第二模块的第二端接入VSS；所述第一模块包括第三二极管或第一电阻；所述第二模块包括第二电阻、第一电容、反相器以及第二NMOS管。本发明避免了现有技术中的I/O端在VDD不上电的时候有漏电问题。

技术研发人员：请求不公布姓名,请求不公布姓名,请求不公布姓名,请求不公布姓名,请求不公布姓名
受保护的技术使用者：成都电科星拓科技有限公司
技术研发日：
技术公布日：2024/12/5