自对准结构氮化镓p沟道增强型器件及制备方法
本公开涉及半导体，尤其涉及一种自对准结构氮化镓p沟道增强型器件及制备方法。
背景技术：
1、gan的宽禁带特性使得用其制备的器件和电路具备在极端环境下工作的应用前景，如航空航天、深海探测等。gan(cap)/al(in,ga)n/gan异质结构因其2deg(2-d electrongas，二维电子气)和2dhg(2-d hole gas，二维空穴气)共存而使得n/p沟道器件的单片集成成为可能。相比于现有的高性能氮化镓n沟道器件，gan实现逻辑电路和走向大规模集成主要面临着p沟道器件性能的制约，包括电流能力、阈值电压(增强型)等科学问题。对于p沟道器件的各部分电阻占比数据，沟道电阻和漂移区电阻占比绝大部分。对于栅极沟道处，受制于刻蚀凹槽栅结构引入的损伤，很难在阈值电压和沟道电阻之间获取一个良好的平衡。
技术实现思路
1、有鉴于此，本公开提供一种自对准结构氮化镓p沟道增强型器件及制备方法，通过重掺杂层和选取高功函数的金属来实现良好的欧姆接触，同时无刻蚀的栅极结构保证了高的沟道迁移率和低的沟道电阻，实现高性能的p沟道器件。
2、为了实现上述目的，本公开的技术方案如下：
3、根据本公开一个方面的实施例，提供了一种自对准结构氮化镓p沟道增强型器件的制备方法，包括：操作s1：制备异质外延衬底，自下至上包括衬底、缓冲层、势垒层、盖帽层；操作s2：在盖帽层表面制备硬掩模层；操作s3：保留器件中间区域的硬掩膜层以暴露盖帽层，或对器件两侧的异质外延结构进行不同深度的刻蚀以至于暴露缓冲层； 操作s4：在暴露的盖帽层或缓冲层上再生长重掺杂的p型材料层得到源漏区域，并去除中间区域的硬掩膜层得到凹槽状的栅极区域；操作s5：在p型材料层上制备欧姆接触电极得到源极和漏极；操作s6：在凹槽状的栅极区域表面沉积栅介质层，并生长金属得到栅极，完成自对准结构氮化镓p沟道增强型器件的制备。
4、根据本公开实施例，缓冲层为gan缓冲层；所述势垒层为al(in，ga)n势垒层；所述盖帽层为gan盖帽层。
5、根据本公开实施例，势垒层的厚度在3-25 nm区间；所述势垒层可以是alxga(1-x)n三元合金势垒层，其中al组分介于0至100％之间。
6、根据本公开实施例，势垒层的厚度在3-25 nm区间；所述的势垒层可以是alxin(1-x)n三元合金势垒层，其中al组分介于75％至90％之间。
7、根据本公开实施例，势垒层的厚度在3-25 nm区间；所述势垒层可以是alxinyga(1-x-y)n四元合金势垒层，其中al和in组分介于0至100％之间。
8、根据本公开实施例，盖帽层不掺杂或掺p型，掺杂浓度介于0 ~ 1×1021cm-3之间，厚度介于3~200nm之间。
9、根据本公开实施例，采用mbe或者mocvd工艺生长p型材料层，所述p型材料层为重掺杂p+-ingan或者p+-algan，其中al和in组分介于0至100％之间；p型材料层厚度介于5~200nm之间，掺杂浓度介于1×1017~1×1021cm-3之间。
10、根据本公开实施例，栅介质层的厚度介于5~40 nm，制备材料选自al2o3，sinx，sio2，nio，gaxo1-xn，alxsi1-xo或alxsi1-xn。
11、根据本公开实施例，栅极为单层栅极结构或复合栅极结构，复合栅极结构包括下凹到凹槽中的介质插入层和高绝缘的栅介质层，其中介质插入层的厚度介于0~5nm之间，用于降低高绝缘栅介质与iii族氮化物层级结构之间的界面态密度，介质插入层单晶或近似单晶的介质，制备材料选自aln，sinx或gaox。
12、本公开的另一方面，提供一种通过以上任一项所述的制备方法制备得到的自对准结构氮化镓p沟道增强型器件。
技术特征：
1.一种自对准结构氮化镓p沟道增强型器件的制备方法，包括：
2.根据权利要求1所述的制备方法，所述缓冲层为gan缓冲层；所述势垒层为al(in，ga)n势垒层；所述盖帽层为gan盖帽层。
3.根据权利要求1或2所述的制备方法，所述势垒层的厚度在3-25 nm区间；所述势垒层可以是alxga(1-x)n三元合金势垒层，其中al组分介于0至100％之间。
4.根据权利要求1或2所述的制备方法，所述势垒层的厚度在3-25 nm区间；所述的势垒层可以是alxin(1-x)n三元合金势垒层，其中al组分介于75％至90％之间。
5.根据权利要求1或2所述的制备方法，所述势垒层的厚度在3-25 nm区间；所述势垒层可以是alxinyga(1-x-y)n四元合金势垒层，其中al和in组分介于0至100％之间。
6.根据权利要求1或2所述的制备方法，所述盖帽层不掺杂或掺p型，掺杂浓度介于0 ~1×1021cm-3之间，厚度介于3~200nm之间。
7.根据权利要求1或2所述的制备方法，采用mbe或者mocvd工艺生长p型材料层，所述p型材料层为重掺杂p+-ingan或者p+-algan，其中al和in组分介于0至100％之间；
8.根据权利要求1或2所述的制备方法，栅介质层的厚度介于5~40 nm，制备材料选自al2o3，sinx，sio2，nio，gaxo1-xn，alxsi1-xo或alxsi1-xn。
9.根据权利要求8所述的制备方法，所述栅极为单层栅极结构或复合栅极结构，复合栅极结构包括下凹到凹槽中的介质插入层和高绝缘的栅介质层，其中介质插入层的厚度介于0~5nm之间，用于降低高绝缘栅介质与iii族氮化物层级结构之间的界面态密度，介质插入层单晶或近似单晶的介质，制备材料选自aln，sinx或gaox。
10.一种根据权利要求1-9任一项所述的制备方法制备得到的自对准结构氮化镓p沟道增强型器件。
技术总结
本公提供了一种自对准结构氮化镓p沟道增强型器件的制备方法，包括：操作S1：制备异质外延衬底，自下至上包括衬底、缓冲层、势垒层、盖帽层；操作S2：在盖帽层表面制备硬掩模层；操作S3：保留器件中间区域的硬掩膜层以暴露盖帽层，或对器件两侧的异质外延结构进行不同深度的刻蚀以至于暴露缓冲层；操作S4：在暴露的盖帽层或缓冲层上再生长重掺杂的p型材料层得到源漏区域，并去除中间区域的硬掩膜层得到凹槽状的栅极区域；操作S5：在p型材料层上制备欧姆接触电极得到源极和漏极；操作S6：在凹槽状的栅极区域表面沉积栅介质层，并生长金属得到栅极，完成自对准结构氮化镓p沟道增强型器件的制备。同时还提供了通过上述制备方法制备得到的自对准结构氮化镓p沟道增强型器件。
技术研发人员：黄森,刘蛟龙,蒋其梦,王鑫华,魏珂,刘新宇
受保护的技术使用者：中国科学院微电子研究所
技术研发日：
技术公布日：2024/12/5