本申请实施例涉及量子计算,具体而言,涉及一种量子比特电路及量子比特芯片。
背景技术:
1、fluxonium量子比特的电荷能与transmon量子比特的电荷能大于电感能不同,fluxonium量子比特的电感能远大于电荷能(50倍)。因此,fluxonium量子比特的结构于需要并联一个大电感器件。目前主流的器件是在超导隧道结上并联需要并联几百个小超导隧道结来实现。超导隧道结的加工制备工艺比较复杂,良率不高,也是目前超导量子芯片制备的难点。而目前量子比特的主流架构需要并联超过100个超导隧道结来提供电感,这导致量子比特的加工良率极低。而且这些超导隧道结阵列的占用空间较大,难以提升芯片上的比特数目。
技术实现思路
1、本申请实施例提供了一种量子比特电路及量子比特芯片,以至少解决相关技术中量子比特电路的量子比特的良率低且量子比特空间占用大的问题。
2、根据本申请的一个实施例,提供了一种量子比特电路,包括:超导隧道结;超导纳米线,与所述超导隧道结电连接,所述超导纳米线为所述超导隧道结提供电感;电容组件,与所述超导隧道结和所述超导纳米线电连接,用于调节所述量子比特电路的谐振频率,所述电容组件的电容大小与所述谐振频率具有预设关系。
3、在一个示例性实施例中,所述超导纳米线的形状种类包括平螺旋线和折线。
4、在一个示例性实施例中,所述超导隧道结包括:约瑟夫森结。
5、在一个示例性实施例中,所述超导纳米线的电感表示为:
6、其中,ns为所述超导纳米线的库伯对的密度,e是电荷值,me是载荷子的有效质量,l是超导纳米线长度,a为所述超导纳米线的横截面;所述量子比特电路的复数电导率表示为:
7、其中,n是电路中的载荷密度,e是基本电荷,m是载流子质量(电子在材料中的有效质量),τ描述载流子两次碰撞之间的平均时间间隔,而ω为变化电场的频率;所述量子比特电路的实数电导率表示为:σ0=ne2τ/m,其中,n是电路中的载荷密度,e是基本电荷,m是载流子质量(电子在材料中的有效质量),τ描述载流子两次碰撞之间的平均时间间隔。
8、在一个示例性实施例中,所述电路还包括磁通偏置线,所述超导纳米线具有输出端和输入端,部分所述磁通偏置线沿所述输出端指向所述输入端的方向延伸,用于为所述超导纳米线提供磁通量。
9、在一个示例性实施例中,所述超导纳米线在单位面积中的长度包括8mm~12mm,所述单位面积的单位包括mm2。
10、在一个示例性实施例中,在第一方向上所述超导纳米线宽度包括40nm~50nm,所述第一方向垂直于所述超导纳米线的长度的延伸方向。
11、在一个示例性实施例中,在第二方向上,所述超导纳米线的厚度包括80nm~120nm,所述第二方向分别垂直于第一方向和所述超导纳米线的长度的延伸方向,所述第一方向垂直于所述超导纳米线的长度的延伸方向。
12、根据本申请的另一个实施例,提供了一种量子比特芯片,包括:所述的量子比特电路。
13、在一个示例性实施例中,所述量子比特芯片还包括:读取腔;微波传输线;十字电容,具有多个连接端,所述连接端分别与所述量子比特电路、所述读取腔和所述微波传输线电连接;偏置磁通线,位于所述量子比特电路背离所述十字电容的一侧,所述量子比特电路的超导纳米线具有输出端和输入端,部分所述偏置磁通线沿所述输出端指向所述输入端的方向延伸。
14、通过本申请,由于本申请采用超导纳米线取代了量子比特电路中具有多个并联超导隧道结的超导隧道结阵列作为fluxonium量子比特的并联电感,避免了制备超导隧道结的制备良率低,进而导致的量子比特的制备良率低的问题,超导纳米线的超级电感(super-inductor)还可以量子比特电路中的电荷噪声,提升fluxonium量子比特的相干时间。超导纳米线的形状及排列具有较大的灵活性,可以减小fluxonium量子比特的占用空间。因此,可以解决相关技术中量子比特电路的量子比特的良率低且量子比特空间占用大的问题,达到了提升量子比特电路的良率,降低了量子比特的占比空间。
1.一种量子比特电路,其特征在于,
2.根据权利要求1所述的量子比特电路,其特征在于,
3.根据权利要求1所述的量子比特电路,其特征在于,
4.根据权利要求3所述的量子比特电路,其特征在于,
5.根据权利要求1所述的量子比特电路,其特征在于,
6.根据权利要求1所述的量子比特电路,其特征在于,
7.根据权利要求1所述的量子比特电路,其特征在于,
8.根据权利要求1所述的量子比特电路,其特征在于,
9.一种量子比特芯片,其特征在于,
10.根据权利要求9所述的量子比特芯片,其特征在于,