外围组件互连(PCI)背板连接性芯片上系统(SoC)的制作方法

此涉及半导体领域。

背景技术：

1、此涉及外围组件互连(pci)。

技术实现思路

1、在至少一个实例中，一种集成电路包含：互连通信总线；及外围组件互连(pci)多功能端点(mfn-ep)，其耦合到所述互连通信总线。每一mfn-ep包含经配置以将所述集成电路内部的地址的地址转译成pci地址的输出地址转译单元(atu)及至少一个pci功能电路，其中所述至少一个pci功能电路经配置以经由所述互连通信总线将通信路由到所述ic的其它mfn-ep中的一者，其中所述至少一个pci功能电路包括经配置以将pci地址转译成所述集成电路内部的地址的输入atu。

2、在至少一个实例中，一种在不同外围组件互连根联合体(pci rc)之间通信的方法包含：由背板集成电路(ic)的处理器读取存储器区域配置定义，其中每一存储器区域配置定义识别存储器区域的大小、识别通信地耦合到所述背板ic的所述存储器区域所处的ic，及识别通信地耦合到所述背板ic的被允许存取所述存储器区域的另一ic，其中每一ic经通信地耦合到所述背板ic的不同多功能端点(mfn-ep)，及针对被允许存取所述存储器区域中的一者的每一ic，由所述处理器将所述存储器区域的所述大小写入于耦合到所述ic的所述mfn-ep的外围组件互连pci功能电路的基地址寄存器(bar)中。所述方法进一步包含：针对存储器区域所处的每一ic，由所述处理器用所述背板ic本地的本地地址及受所述ic的pcirc管理的地址配置耦合到所述ic的所述mfn-ep中的输出地址转译单元(atu)的转译寄存器；及针对被允许存取所述存储器区域中的一者的每一ic，由所述处理器用所述背板ic本地的本地地址配置耦合到所述ic的所述mfn-ep的所述pci功能电路中的输入atu的转译寄存器，其中所述输入atu的所述转译寄存器经关联到所述mfn-ep的所述pci功能电路的所述bar。

3、在至少一个实例中，一种集成电路包含：互连通信总线；及外围组件互连(pci)多功能端点(mfn-ep)，其耦合到所述互连通信总线，每一pci mfn-ep包括多路复用装置、第一地址转译单元(atu)及至少一个pci功能电路，每一pci功能电路包括另一atu及基地址寄存器(bar)。

技术特征：

1.一种电路，其包括：

2.根据权利要求1所述的电路，其中所述第一功能电路经配置以：

3.根据权利要求1所述的电路，其进一步包括：

4.根据权利要求3所述的电路，其进一步包括：

5.根据权利要求4所述的电路，其中：

6.根据权利要求5所述的电路，其中：

7.根据权利要求3所述的电路，其中所述第一功能电路经由所述互连通信总线与所述第二功能电路建立主从关系。

8.根据权利要求1所述的电路，其中：

9.根据权利要求8所述的电路，其中：

10.一种方法，其包括：

11.一种方法，所述方法包括：

12.根据权利要求11所述的方法，其进一步包括：

13.根据权利要求11所述的方法，其中：

14.根据权利要求13所述的方法，其进一步包括：

15.根据权利要求14所述的方法，其进一步包括：

16.根据权利要求13所述的方法，其进一步包括：

17.根据权利要求16所述的方法，其中：

18.根据权利要求17所述的方法，其中：

19.根据权利要求11所述的方法，其中：

技术总结
本公开涉及外围组件互连(PCI)背板连接性芯片上系统(SoC)。一种集成电路(120)包含互连通信总线(130)及耦合到所述互连通信总线(130)的外围组件互连PCI多功能端点MFN‑EP(122、124、126、128)。每一PCI MFN‑EP(122、124、126、128)包含多路复用装置、第一地址转译单元ATU及至少一个PCI功能电路。每一PCI功能电路包含另一ATU及基地址寄存器BAR。

技术研发人员：J·A·T·约内斯,S·伐文达拉扬,M·N·莫迪,K·V·A·伊斯拉埃尔·维贾伊本拉伊,B·D·科布,S·普拉萨德,G·R·舒尔茨,M·J·安布罗斯,J·塔库尔
受保护的技术使用者：德州仪器公司
技术研发日：
技术公布日：2024/12/5