数模混仿的电压自动监测方法、系统、设备和介质与流程

本发明属于芯片验证，涉及一种数模混仿的电压自动监测方法、系统、设备和介质。

背景技术：

1、随着智能化技术的不断发展，当代芯片迭代升级的速度不断加快，对芯片开发效率的要求也越来越高。在整芯片中，除了纯数字逻辑之外，模拟电路也是必不可少的。因此在整芯片的验证中，需要进行数字电路和模拟电路的混合仿真。在混合仿真中，模拟电路的电压可以在模拟仿真平台中借助既有的模拟仿真工具进行监测，而在数字化验证平台的数模混合仿真中，对模拟电路的电压的验证通常只能通过波形去查看，而无法自动化监测。因此，这使得模拟电路的验证效率低下，不符合数字化验证平台的电压自动化监测需求。

技术实现思路

1、针对上述传统方法中存在的问题，本发明提出了一种数模混仿的电压自动监测方法、一种数模混仿的电压自动监测系统、一种计算机设备以及一种计算机可读存储介质，能够对模拟电路的输出电压在数字化验证平台中实现自动化监测，从而大幅度的提高其验证效率。

2、为了实现上述目的，本发明实施例采用以下技术方案：

3、一方面，提供一种数模混仿的电压自动监测方法，包括步骤：

4、在搭建的数字和模拟混合仿真的uvm验证环境中，在验证环境的顶层文件中定义一组连接接口；

5、通过连接接口连接待测芯片的模拟电路和uvm验证平台；连接接口的各位连接线分别与模拟电路的电压输出端相连；

6、根据模拟电路的电压监测预期和量化颗粒度，设定连接接口的各位连接线的阈值电压；各阈值电压不相同，用于将模拟电路的电压输出端输出的模拟的电压转换为数字电平；

7、将电压监测预期更新到uvm验证平台的测试用例后，启动测试用例执行对模拟电路的仿真测试，监测并检查模拟电路的输出电压。

8、另一方面，还提供一种数模混仿的电压自动监测系统，包括基于uvm验证方法学搭建的uvm验证平台，在uvm验证平台的数字和模拟混合仿真的uvm验证环境中，顶层文件包括待测芯片的实例、定义的一组连接接口以及测试用例，实例分别连接待测芯片的模拟电路和连接接口，测试用例连接至连接接口；

9、连接接口的各位连接线分别与模拟电路的电压输出端相连，连接接口的各位连接线的阈值电压根据模拟电路的电压监测预期和量化颗粒度设定，用于将模拟电路的电压输出端输出的模拟的电压转换为数字电平，电压监测预期更新到测试用例后，启动测试用例执行对模拟电路的仿真测试，监测并检查模拟电路的输出电压。

10、又一方面，还提供一种计算机设备，包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时实现上述数模混仿的电压自动监测方法的步骤。

11、再一方面，还提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述数模混仿的电压自动监测方法的步骤。

12、上述技术方案中的一个技术方案具有如下优点和有益效果：

13、上述数模混仿的电压自动监测方法、系统、设备和介质，在搭建的数字和模拟混合仿真的uvm验证环境中，通过在验证环境的顶层文件定义一组连接接口，以连接待测芯片的模拟电路和uvm验证平台，连接接口的各位连接线均连接到模拟电路的电压输出端并且分别配置了不同的阈值电压，以将模拟电路输出的模拟的电压分别转换为数字电平，以使uvm验证平台也能够通过测试用例像数字电路部分的验证一样，自动化的监测待测芯片的模拟电路的电压大小和时间，从而大幅提高待测芯片的模拟电路的输出电压验证效率。

技术特征：

1.一种数模混仿的电压自动监测方法，其特征在于，包括步骤：

2.根据权利要求1所述的数模混仿的电压自动监测方法，其特征在于，所述连接接口为包括4位信号向量的接口组。

3.根据权利要求1或2所述的数模混仿的电压自动监测方法，其特征在于，所述电压监测预期为3v至5v。

4.一种数模混仿的电压自动监测系统，其特征在于，包括基于uvm验证方法学搭建的uvm验证平台，在所述uvm验证平台的数字和模拟混合仿真的uvm验证环境中，顶层文件包括待测芯片的实例、定义的一组连接接口以及测试用例，所述实例分别连接所述待测芯片的模拟电路和所述连接接口，所述测试用例连接至所述连接接口；

5.根据权利要求4所述的数模混仿的电压自动监测系统，其特征在于，所述连接接口为包括4位信号向量的接口组。

6.根据权利要求4或5所述的数模混仿的电压自动监测系统，其特征在于，所述电压监测预期为3v至5v。

7.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至3任一项所述数模混仿的电压自动监测方法的步骤。

8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至3任一项所述数模混仿的电压自动监测方法的步骤。

技术总结
本发明涉及数模混仿的电压自动监测方法、系统、设备和介质，在搭建的数字和模拟混合仿真的UVM验证环境中，通过在验证环境的顶层文件定义一组连接接口，以连接待测芯片的模拟电路和UVM验证平台，连接接口的各位连接线均连接到模拟电路的电压输出端并且分别配置了不同的阈值电压，以将模拟电路输出的模拟的电压分别转换为数字电平，以使UVM验证平台也能够通过测试用例像数字电路部分的验证一样，自动化的监测待测芯片的模拟电路的电压大小和时间，从而大幅提高待测芯片的模拟电路的输出电压验证效率。

技术研发人员：周彦武,冷勇,冯华,刘功哲,陈洁
受保护的技术使用者：上海芯钛信息科技有限公司
技术研发日：
技术公布日：2024/12/5