一种SARADC和耳机的制作方法

本申请涉及音频处理，更具体地，涉及一种sar adc和耳机。

背景技术：

1、随着半导体的发展，高精度sar(successive approximation register，逐次逼近寄存器)adc(analog-to-digital converter，模拟数字转换器)得到广泛的应用，其主要通过逐次逼近将模拟信号转换成数字信号。在转换过程中，参考电压会发生抖动，进而导致sar adc的转换精度降低。

2、现有技术一般通过在sar adc中增加参考电压缓冲器和滤波电容，来降低参考电压抖动对转换精度的影响。但是，由于参考电压缓冲器中包含放大器，导致sar adc的能耗较高。

3、因此，亟需一种能耗较低且转换精度较高的sar adc。

技术实现思路

1、提供了本申请以解决现有技术中存在的上述问题。根据本申请实施例的sar adc和耳机，能够降低sar adc的能耗，提高转换精度。

2、根据本申请的第一方面，提供一种sar adc，包括：采样保持电路、比较器、sar逻辑控制电路、dac(digital-to-analog converter，数字模拟转换器)和抖动控制电路；其中，所述dac包括第一dac和第二dac；

3、所述第一dac，与所述比较器连接，用于基于所述sar逻辑控制电路输出的控制指令，输出电压；

4、所述抖动控制电路，分别与所述sar逻辑控制电路和所述第二dac连接，用于在所述第一dac的当前采样阶段，控制所述第二dac接入参考电压和共模电压；在所述第一dac执行前n-k次比较阶段，控制所述第二dac的上极板悬空以及所述第二dac的下极板接入所述共模电压；在所述第一dac完成前n-k次比较后、执行第n-k+1次比较前阶段，基于所述第一dac前n-k次比较结果控制所述第二dac的前n-k位接入所述第一dac；在所述第一dac完成后k次比较后、下一周期的采样开始前阶段，基于所述第一dac后k次比较结果控制所述第二dac的后k位接入所述第一dac；

5、其中，所述抖动控制电路基于所述sar逻辑控制电路确定所述第一dac所处的阶段，所述第一dac和所述第二dac均为n位，k为大于0且小于n的整数。

6、根据本申请的第二方面，提供一种耳机，包括：上述实施例所述的sar adc。

7、利用根据本申请各个实施例的sar adc和耳机，将第二dac分为前n-k位和后k位，将其前n-k位和后k位在不同的阶段接入第一dac，以分别在不同阶段消除参考电压的抖动所带来的误差，从而提高sar adc的转换精度。该sar adc通过电容的接入来降低参考电压抖动的影响，不涉及电容的切换，且接入过程未使用有源器件，能够降低sar adc的能耗。

技术特征：

1.一种sar adc，其特征在于，包括：采样保持电路、比较器、逐次逼近寄存器sar逻辑控制电路、数字□模拟转换器dac和抖动控制电路；其中，所述dac包括第一dac和第二dac；

2.根据权利要求1所述的sar adc，其特征在于，

3.根据权利要求1所述的sar adc，其特征在于，

4.根据权利要求3所述的sar adc，其特征在于，

5.根据权利要求1所述的sar adc，其特征在于，

6.根据权利要求5所述的sar adc，其特征在于，

7.根据权利要求1所述的sar adc，其特征在于，

8.根据权利要求7所述的sar adc，其特征在于，

9.根据权利要求1所述的sar adc，其特征在于，进一步包括：噪声整形模块；

10.一种耳机，其特征在于，包括：权利要求1-9任一所述的sar adc。

技术总结
本申请涉及一种SAR ADC和耳机。SAR ADC包括：采样保持电路、比较器、SAR逻辑控制电路、抖动控制电路、第一DAC和第二DAC；抖动控制电路，用于在第一DAC的当前采样阶段，控制第二DAC接入参考电压和共模电压；在第一DAC执行前N‑K次比较阶段，控制第二DAC的上极板悬空以及第二DAC的下极板接入共模电压；在第一DAC完成前N‑K次比较后、执行第N‑K+1次比较前阶段，基于第一DAC前N‑K次比较结果控制第二DAC的前N‑K位接入第一DAC；在第一DAC完成后K次比较后、下一周期的采样开始前阶段，控制第二DAC的后K位接入第一DAC。本申请能够降低SAR ADC的能耗，提高转换精度。

技术研发人员：张云辉
受保护的技术使用者：恒玄科技（上海）股份有限公司
技术研发日：
技术公布日：2024/12/5