闪存控制器及数据读取方法与流程
本申请涉及一种存储装置，特别是关于一种闪存控制器及数据读取方法。
背景技术：
1、存储器装置的数据可靠度会受温度影响。例如，存储器装置的温度会随着存储器装置的数据存取速度提升而升高，当温度高于可容许的操作范围时，在执行读取或写入命令时容易发生不可预期的错误，甚至让存储器装置失效。
2、有鉴于此，有必要提供一种闪存控制器及数据读取方法，以解决上述技术问题。
技术实现思路
1、为解决上述现有技术的问题，本申请的目的在于提供一种闪存控制器及数据读取方法，其能够使执行读取操作的闪存快速地回传作业温度信息。
2、第一方面，本申请提供一种闪存控制器，用于控制闪存，其中所述闪存包括第一芯片启用空间，所述闪存控制器包括：控制逻辑电路，通过至少一通道耦合到所述闪存的所述第一芯片启用空间以传输数据和命令；以及处理器，耦接所述控制逻辑电路以透过所述控制逻辑电路针对所述通道上的所述第一芯片启用空间进行存取，其中所述处理器控制所述控制逻辑电路通过所述通道传送读取命令序列至所述第一芯片启用空间；以及其中所述读取命令序列包括第一命令和第二命令，所述第一命令是用以指示所述第一芯片启用空间读取存储数据并读取作业温度信息，以及响应于所述第二命令的传送，所述处理器控制所述控制逻辑电路自所述第一芯片启用空间接收所述存储数据及所述作业温度信息至少其中之一。
3、在一些实施例中，所述存储数据以及所述作业温度信息的接收在时序上互相邻接。
4、在一些实施例中，所述第一命令的传送顺序位在所述第二命令之前。
5、在一些实施例中，所述闪存更包含第二芯片启用空间，在所述处理器控制所述控制逻辑电路通过所述通道传送所述第一命令至所述第一芯片启用空间之后以及传送所述第二命令至所述第一芯片启用空间之前，所述处理器控制所述控制逻辑电路通过所述通道传送另一第一命令至所述第二芯片启用空间。
6、在一些实施例中，所述另一第一命令的传送以及对应所述第二命令的地址接收命令的传送在时序上互相邻接。
7、在一些实施例中，在所述处理器控制所述控制逻辑电路自所述第一芯片启用空间接收所述作业温度信息之后，所述处理器控制所述控制逻辑电路通过所述通道紧接传送一对应数据读取命令的地址接收命令或对应另一第一命令的地址接收命令至所述第一芯片启用空间。
8、在一些实施例中，所述闪存控制器运行于快取(cache)存取模式。
9、在一些实施例中，位于所述读取命令序列之前或之后的另一读取命令序列的中，不包含用以指示所述第一芯片启用空间读取另一作业温度信息的命令。
10、在一些实施例中，响应于所述第二命令的传送，所述处理器根据对应所述第二命令的地址接收命令决定接收所述存储数据或所述作业温度信息。
11、在一些实施例中，所述第一命令及所述第二命令是选自于开放nand快闪接口(open nand flash interface，onfi)的命令集。
12、第二方面，本申请还提供一种数据读取方法，由耦接至闪存的闪存控制器执行，其中所述闪存包括第一芯片启用空间，所述闪存控制器通过至少一通道耦合到所述闪存的所述第一芯片启用空间以传输数据和命令，所述数据读取方法包括：通过所述通道传送第一命令至所述第一芯片启用空间，其中所述第一命令是用以指示所述第一芯片启用空间读取存储数据以及作业温度信息；通过所述通道传送第二命令至所述第一芯片启用空间；以及响应于所述第二命令的传送，接收来自于第一芯片启用空间的所述存储数据及所述作业温度信息至少其中之一。
13、在一些实施例中，所述存储数据以及所述作业温度信息的接收在时序上互相邻接。
14、在一些实施例中，所述第一命令的传送顺序位在所述第二命令之前。
15、在一些实施例中，所述闪存更包含第二芯片启用空间，在所述闪存控制器通过所述通道传送所述第一命令至所述第一芯片启用空间之后以及传送所述第二命令至所述第一芯片启用空间之前，所述数据读取方法还包括：通过所述通道传送另一第一命令至所述第二芯片启用空间。
16、在一些实施例中，所述另一第一命令的传送以及对应所述第二命令的地址接收命令的传送在时序上互相邻接。
17、在一些实施例中，在所述闪存控制器接收来自于所述第一芯片启用空间的所述存储数据及所述作业温度信息之后，所述数据读取方法还包括：通过所述通道紧接传送对应数据读取命令的地址接收命令或对应另一第一命令的地址接收命令至所述第一芯片启用空间。
18、在一些实施例中，所述闪存控制器运行于快取(cache)存取模式。
19、在一些实施例中，所述第一命令和所述第二命令构成读取命令序列，以及位于所述读取命令序列之前或之后的另一读取命令序列的中，不包含用以指示所述第一芯片启用空间读取另一作业温度信息的命令。
20、在一些实施例中，响应于所述第二命令的传送，所述闪存控制器根据对应所述第二命令的地址接收命令决定接收所述存储数据或所述作业温度信息。
21、在一些实施例中，所述第一命令及所述第二命令是选自于开放nand快闪接口(open nand flash interface，onfi)的命令集。
22、相较于先前技术，本申请提供了一种闪存控制器及数据读取方法，其通过执行读取命令序列即可获得存储数据和作业温度信息，避免了耗费时间在等待所有通道的操作结束和/或避免了必须先结束快取读取操作而导致时间耗费。
技术特征：
1.一种闪存控制器，用于控制闪存，其特征在于，所述闪存包括第一芯片启用空间，所述闪存控制器包括：
2.如权利要求1所述的闪存控制器，其特征在于，所述存储数据以及所述作业温度信息的接收在时序上互相邻接。
3.如权利要求1所述的闪存控制器，其特征在于，所述第一命令的传送顺序位在所述第二命令之前。
4.如权利要求1所述的闪存控制器，其特征在于，所述闪存更包含第二芯片启用空间，在所述处理器控制所述控制逻辑电路通过所述通道传送所述第一命令至所述第一芯片启用空间之后以及传送所述第二命令至所述第一芯片启用空间之前，所述处理器控制所述控制逻辑电路通过所述通道传送另一第一命令至所述第二芯片启用空间。
5.如权利要求4所述的闪存控制器，其特征在于，所述另一第一命令的传送以及对应所述第二命令的地址接收命令的传送在时序上互相邻接。
6.如权利要求1所述的闪存控制器，其特征在于，在所述处理器控制所述控制逻辑电路自所述第一芯片启用空间接收所述作业温度信息之后，所述处理器控制所述控制逻辑电路通过所述通道紧接传送对应数据读取命令的地址接收命令或对应另一第一命令的地址接收命令至所述第一芯片启用空间。
7.如权利要求1所述的闪存控制器，其特征在于，所述闪存控制器运行于快取(cache)存取模式。
8.如权利要求1所述的闪存控制器，其特征在于，位于所述读取命令序列之前或之后的另一读取命令序列的中，不包含用以指示所述第一芯片启用空间读取另一作业温度信息的命令。
9.如权利要求1所述的闪存控制器，其特征在于，响应于所述第二命令的传送，所述处理器根据对应所述第二命令的地址接收命令决定接收所述存储数据或所述作业温度信息。
10.如权利要求1所述的闪存控制器，其特征在于，所述第一命令及所述第二命令是选自于开放nand快闪接口(open nand flash interface，onfi)的命令集。
11.一种数据读取方法，由耦接至闪存的闪存控制器执行，其特征在于，所述闪存包括第一芯片启用空间，所述闪存控制器通过至少一通道耦合到所述闪存的所述第一芯片启用空间以传输数据和命令，所述数据读取方法包括：
12.如权利要求11所述的数据读取方法，其特征在于，所述存储数据以及所述作业温度信息的接收在时序上互相邻接。
13.如权利要求11所述的数据读取方法，其特征在于，所述第一命令的传送顺序位在所述第二命令之前。
14.如权利要求11所述的数据读取方法，其特征在于，所述闪存更包含第二芯片启用空间，在所述闪存控制器通过所述通道传送所述第一命令至所述第一芯片启用空间之后以及传送所述第二命令至所述第一芯片启用空间之前，所述数据读取方法还包括：
15.如权利要求14所述的数据读取方法，其特征在于，所述另一第一命令的传送以及对应所述第二命令的地址接收命令的传送在时序上互相邻接。
16.如权利要求11所述的数据读取方法，其特征在于，在所述闪存控制器接收来自于所述第一芯片启用空间的所述存储数据及所述作业温度信息至少其中之一之后，所述数据读取方法还包括：
17.如权利要求11所述的数据读取方法，其特征在于，所述闪存控制器运行于快取(cache)存取模式。
18.如权利要求11所述的数据读取方法，其特征在于，所述第一命令和所述第二命令构成读取命令序列，以及位于所述读取命令序列之前或之后的另一读取命令序列的中，不包含用以指示所述第一芯片启用空间读取另一作业温度信息的命令。
19.如权利要求11所述的数据读取方法，其特征在于，响应于所述第二命令的传送，所述闪存控制器根据对应所述第二命令的地址接收命令决定接收所述存储数据或所述作业温度信息。
20.如权利要求11所述的数据读取方法，其特征在于，所述第一命令及所述第二命令是选自于开放nand快闪接口(open nand flash interface，onfi)的命令集。
技术总结
本申请公开一种闪存控制器及数据读取方法。所述闪存控制器包括控制逻辑电路和处理器。所述控制逻辑电路通过通道耦合到闪存的第一芯片启用空间以传输数据和命令。所述处理器控制所述控制逻辑电路通过所述通道传送第一命令和第二命令至所述第一芯片启用空间。所述第一命令是用以指示所述第一芯片启用空间读取存储数据并读取作业温度信息。响应于所述第二命令的传送，所述处理器控制所述控制逻辑电路自所述第一芯片启用空间接收所述存储数据及所述作业温度信息至少其中之一。本申请的闪存控制器及数据读取方法能够使执行读取操作的闪存快速地回传作业温度信息。
技术研发人员：颜孝昌,吕祖汉
受保护的技术使用者：慧荣科技股份有限公司
技术研发日：
技术公布日：2024/12/5