半导体结构及其形成方法与流程

本发明涉及半导体制造，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、电容器是在超大规模集成电路中常用的无源元件。电容器主要包括多晶硅-绝缘体-多晶硅(pip，polysilicon-insulator-polysilicon)电容器、金属-绝缘体-硅(mis，metal-insulator-silicon)电容器和金属-绝缘体-金属(mim，metal-insulator-metal)电容器等

2、随着无线通讯技术的快速发展，人们强烈希望将适合于芯上系统(soc)的高性能解耦和旁路电容植入到集成电路的铜互连末端工艺中，以获得功能强劲的射频系统。这就进一步要求植入的电容应具有高电容密度、理想的电压线性值、精确的电容值控制以及高可靠性等：传统的pip结构、mis结构以及mos结构已经难以满足性能需求。由于mim电容器对晶体管造成的千扰小，且可以提供较好的线性度(linearity)和对称度(symmetry)，因此采用mim电容器将是射频和模拟/混合信号集成电路发展趋势。

3、然而，现有技术形成的mim电容器的电学性能有待提高。

技术实现思路

1、本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升半导体结构的电学性能。

2、为解决上述问题，本发明技术方案中提供一种半导体结构，包括：基底；位于基底上依次堆叠的第一电极层、第一绝缘层、第二电极层、第二绝缘层以及第三电极层；其中，第二电极层包括相连接的第一电极部和第二电极部，第一电极部朝向基底上的投影位于第一电极层朝向基底上的投影范围内；第三电极层包括相连接的第三电极部和第四电极部，第三电极部朝向基底上的投影位于第一电极层朝向基底上的投影范围内，且第三电极部朝向基底上的投影与第一电极部朝向基底上的投影具有重叠区域；位于基底上的介质层，介质层覆盖第一电极层、第二电极层、第三电极层、第一绝缘层和第二绝缘层；位于介质层内的第一通孔，第一通孔贯穿第二电极部、第一绝缘层和第二绝缘层，第一通孔暴露出第二电极部的部分顶部表面；位于介质层内的第二通孔，第二通孔贯穿第四电极部、第一电极层、第一绝缘层和第二绝缘层，第二通孔暴露出第四电极部的部分顶部表面；位于第一通孔内的第一导电插塞；位于第二通孔内的第二导电插塞。

3、可选的，基底内具有第一导电层，第一通孔还位于基底内，第一通孔暴露出第一导电层的部分顶部表面，第一导电插塞与第一导电层电连接。

4、可选的，基底内具有第二导电层，第二通孔还位于基底内，第二通孔暴露出第二导电层的部分顶部表面，第二导电插塞与第二导电层电连接。

5、可选的，还包括：位于第一通孔底部表面和侧壁的第一辅助层，第一导电插塞位于第一辅助层上。

6、可选的，还包括：位于第二通孔底部表面和侧壁的第二辅助层，第二导电插塞位于第二辅助层上。

7、可选的，第一电极层的材料包括：钽、钛、氮化钽、氮化钛和钨中的一种或多种；第二电极层的材料包括：钽、钛、氮化钽、氮化钛和钨中的一种或多种；第三电极层的材料包括：钽、钛、氮化钽、氮化钛和钨中的一种或多种。

8、可选的，第一绝缘层和第二绝缘层的材料包括：高k介质材料；高k介质材料包括：氧化铪、氧化锆、氮氧硅铪、氧化硅铪、氧化钽铪、氧化钛铪、氧化锆铪或氧化铝。

9、可选的，第一导电插塞的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂；第二导电插塞的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。

10、相应的，本发明技术方案中还提供一种半导体结构的形成方法，包括：提供基底；在基底上形成依次堆叠的第一电极层、第一绝缘层、第二电极层、第二绝缘层以及第三电极层；其中，第二电极层包括相连接的第一电极部和第二电极部，第一电极部朝向基底上的投影位于第一电极层朝向基底上的投影范围内；第三电极层包括相连接的第三电极部和第四电极部，第三电极部朝向基底上的投影位于第一电极层朝向基底上的投影范围内，且第三电极部朝向基底上的投影与第一电极部朝向基底上的投影具有重叠区域；在基底上形成介质层，介质层覆盖第一电极层、第二电极层、第三电极层、第一绝缘层和第二绝缘层；在介质层内形成第一通孔，第一通孔贯穿第二电极部、第一绝缘层和第二绝缘层，第一通孔暴露出第二电极部的部分顶部表面；在介质层内形成第二通孔，第二通孔贯穿第四电极部、第一电极层、第一绝缘层和第二绝缘层，第二通孔暴露出第四电极部的部分顶部表面；在第一通孔内形成第一导电插塞；在第二通孔形成的第二导电插塞。

11、可选的，基底内具有第一导电层，第一通孔还形成于基底内，第一通孔暴露出第一导电层的部分顶部表面，第一导电插塞与第一导电层电连接。

12、可选的，基底内具有第二导电层，第二通孔还形成于基底内，第二通孔暴露出第二导电层的部分顶部表面，第二导电插塞与第二导电层电连接。

13、可选的，在形成第一导电插塞之前，还包括：在第一通孔底部表面和侧壁形成第一辅助层；第一导电插塞位于第一辅助层上。

14、可选的，在形成第二导电插塞之前，还包括：在第二通孔底部表面和侧壁形成第二辅助层；第二导电插塞位于第二辅助层上。

15、可选的，第一通孔的形成方法包括：在介质层内形成初始第一通孔，初始第一通孔贯穿第二电极部和第二绝缘层，暴露出第一绝缘层的部分顶部表面；对初始第一通孔进行扩孔刻蚀处理，暴露出第二电极部的部分顶部表面；在扩孔刻蚀处理之后，刻蚀初始第一通孔暴露出的第一绝缘层和基底，直至暴露出第一导电层的部分顶部表面为止，形成第一通孔。

16、可选的，第二通孔的形成方法包括：在介质层内形成初始第二通孔，初始第二通孔贯穿第四电极部、第一电极层、第一绝缘层和第二绝缘层，暴露出基底的部分顶部表面；对初始第二通孔进行扩孔刻蚀处理，暴露出第四电极部的部分顶部表面；在扩孔刻蚀处理之后，刻蚀初始第二通孔暴露出的基底，直至暴露出第二导电层的部分顶部表面为止，形成第二通孔。

17、与现有技术相比，本发明的技术方案具有以下优点：

18、在本发明技术方案的半导体结构中，第一通孔贯穿第二电极部，且第一通孔还暴露出第二电极部的部分顶部表面，使得第一导电插塞不但能够与第二电极部暴露出的侧壁电连接，还能够与第二电极部暴露出的顶部表面电连接，有效增大了第一导电插塞的电接触面积，进而减小了第一导电插塞的接触电阻；对应的第二通孔贯穿第四电极部，且第二通孔还暴露出第四电极部的部分顶部表面，使得第二导电插塞不但能够与第四电极部暴露出的侧壁电连接，还能够与第四电极部暴露出的顶部表面电连接，有效增大了第二导电插塞的电接触面积，进而减小了第二导电插塞的接触电阻，以此提升最终形成的半导体结构的电学性能。

19、在本发明技术方案的半导体结构的形成方法中，形成的第一通孔贯穿第二电极部，且第一通孔还暴露出第二电极部的部分顶部表面，使得第一导电插塞不但能够与第二电极部暴露出的侧壁电连接，还能够与第二电极部暴露出的顶部表面电连接，有效增大了第一导电插塞的电接触面积，进而减小了第一导电插塞的接触电阻；对应的形成的第二通孔贯穿第四电极部，且第二通孔还暴露出第四电极部的部分顶部表面，使得第二导电插塞不但能够与第四电极部暴露出的侧壁电连接，还能够与第四电极部暴露出的顶部表面电连接，有效增大了第二导电插塞的电接触面积，进而减小了第二导电插塞的接触电阻，以此提升最终形成的半导体结构的电学性能。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构，其特征在于，所述基底内具有第一导电层，所述第一通孔还位于所述基底内，所述第一通孔暴露出所述第一导电层的部分顶部表面，所述第一导电插塞与所述第一导电层电连接。

3.如权利要求1所述的半导体结构，其特征在于，所述基底内具有第二导电层，所述第二通孔还位于所述基底内，所述第二通孔暴露出所述第二导电层的部分顶部表面，所述第二导电插塞与所述第二导电层电连接。

4.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述第一通孔底部表面和侧壁的第一辅助层，所述第一导电插塞位于所述第一辅助层上。

5.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述第二通孔底部表面和侧壁的第二辅助层，所述第二导电插塞位于所述第二辅助层上。

6.如权利要求1所述的半导体结构，其特征在于，所述第一电极层的材料包括：钽、钛、氮化钽、氮化钛和钨中的一种或多种；所述第二电极层的材料包括：钽、钛、氮化钽、氮化钛和钨中的一种或多种；所述第三电极层的材料包括：钽、钛、氮化钽、氮化钛和钨中的一种或多种。

7.如权利要求1所述的半导体结构，其特征在于，所述第一绝缘层和所述第二绝缘层的材料包括：高k介质材料；所述高k介质材料包括：氧化铪、氧化锆、氮氧硅铪、氧化硅铪、氧化钽铪、氧化钛铪、氧化锆铪或氧化铝。

8.如权利要求1所述的半导体结构，其特征在于，所述第一导电插塞的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂；所述第二导电插塞的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。

9.一种半导体结构的形成方法，其特征在于，包括：

10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述基底内具有第一导电层，所述第一通孔还形成于所述基底内，所述第一通孔暴露出所述第一导电层的部分顶部表面，所述第一导电插塞与所述第一导电层电连接。

11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述基底内具有第二导电层，所述第二通孔还形成于所述基底内，所述第二通孔暴露出所述第二导电层的部分顶部表面，所述第二导电插塞与所述第二导电层电连接。

12.如权利要求9所述的半导体结构的形成方法，其特征在于，在形成所述第一导电插塞之前，还包括：在所述第一通孔底部表面和侧壁形成第一辅助层；所述第一导电插塞位于所述第一辅助层上。

13.如权利要求9所述的半导体结构的形成方法，其特征在于，在形成所述第二导电插塞之前，还包括：在所述第二通孔底部表面和侧壁形成第二辅助层；所述第二导电插塞位于所述第二辅助层上。

14.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一通孔的形成方法包括：在所述介质层内形成初始第一通孔，所述初始第一通孔贯穿所述第二电极部和所述第二绝缘层，暴露出所述第一绝缘层的部分顶部表面；对所述初始第一通孔进行扩孔刻蚀处理，暴露出所述第二电极部的部分顶部表面；在所述扩孔刻蚀处理之后，刻蚀所述初始第一通孔暴露出的所述第一绝缘层和所述基底，直至暴露出所述第一导电层的部分顶部表面为止，形成所述第一通孔。

15.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第二通孔的形成方法包括：在所述介质层内形成初始第二通孔，所述初始第二通孔贯穿所述第四电极部、所述第一电极层、所述第一绝缘层和所述第二绝缘层，暴露出所述基底的部分顶部表面；对所述初始第二通孔进行扩孔刻蚀处理，暴露出所述第四电极部的部分顶部表面；在所述扩孔刻蚀处理之后，刻蚀所述初始第二通孔暴露出的所述基底，直至暴露出所述第二导电层的部分顶部表面为止，形成所述第二通孔。

技术总结
一种半导体结构及其形成方法，其中结构包括：第一电极层；位于基底上的第一绝缘层；位于第一绝缘层上的第二电极层，第二电极层包括第一电极部和第二电极部；位于第一绝缘层上的第二绝缘层；位于第二绝缘层上的第三电极层，第三电极层包括第三电极部和第四电极部；位于基底上的介质层；位于介质层内的第一通孔，第一通孔的第二区域暴露出第二电极部的部分顶部表面；位于介质层内的第二通孔，第二通孔的第四区域暴露出第四电极部的部分顶部表面；位于第一通孔内的第一导电插塞；位于第二通孔内的第二导电插塞。有效增大第一导电插塞和第二导电插塞的电接触面积，减小了第一导电插塞和第二导电插塞的接触电阻，以提升半导体结构的电学性能。

技术研发人员：金吉松,张宏
受保护的技术使用者：中芯国际集成电路制造(上海)有限公司
技术研发日：
技术公布日：2024/12/5