拼接曝光方法、阵列基板和电子设备与流程

本发明涉及半导体制造，尤其涉及一种拼接曝光方法、阵列基板和电子设备。

背景技术：

1、在显示面板的制作过程中，需要通过掩膜版将所需的图案制作到显示面板上，当显示面板的尺寸大于掩膜板的尺寸时，无法通过单次曝光覆盖整个显示面板。一种克服掩膜板尺寸限制的方法是采用拼接曝光，即将显示面板划分成若干重复的单元区和非重复的单元区，将掩膜版上设置有遮光带的一个子单元与显示面板上的一个单元区对应，然后对面板的每个单元区分别进行曝光，最终得到完整的面板。

2、然而，对于需要通过拼接曝光才能形成一个完整的有效显示区(aa区，activearea)的显示面板，在一些情况下，曝光区拼接缝的位置正好在与曝光边不平行的倾斜走线附近，或者有走线跨越曝光边。理想情况下，两个曝光区的拼接处无需特殊设计，分别曝光即可形成完整无缺陷的图形。然而，由于不同的曝光区之间对位精度的限制，很容易导致曝光边附近的走线线宽变细，甚至导致相邻导电膜层走线的误连接，进而导致显示不良。而且，由于光的衍射和曝光机拼接对位精度、套刻精度等限制，曝光区边缘处形成的图形会更模糊，往往需要设置二次曝光区来确保该模糊曝光区经过充分的曝光，形成完整清晰的图形。

3、因此，需要一种新的拼接曝光方案，以至少解决上述问题。

技术实现思路

1、本发明的主要目的是提供一种拼接曝光方法、阵列基板和电子设备，以优化曝光分区设计，提高制造良率。

2、本发明提供一种拼接曝光方法，包括：针对第一膜层，按照第一预设曝光区拼接缝对所述第一膜层进行拼接曝光，其中，所述第一预设曝光区拼接缝与所述第一膜层的第一预设图形的边界之间的夹角小于第一预设角度，且所述第一预设曝光区拼接缝与所述第一预设图形的边界之间的最小间距不小于第一预设间距。

3、在一实施例中，还包括：针对第二膜层，按照第二预设曝光区拼接缝对所述第二膜层进行拼接曝光，其中，所述第二膜层与所述第一膜层包含于同一目标多膜层结构，所述第二预设曝光区拼接缝与所述第一预设曝光区拼接缝在垂直于所述第一膜层的方向上的正投影不重叠。

4、在一实施例中，所述第二预设曝光区拼接缝与所述第二膜层的第二预设图形的边界之间的夹角不小于第二预设角度。

5、在一实施例中，所述第二预设曝光区拼接缝与所述第二预设图形的边界在所述第二膜层内相交。

6、在一实施例中，还包括：针对第三膜层，按照第三预设曝光区拼接缝对所述第三膜层进行拼接曝光，其中，所述第三膜层与所述第一膜层包含于同一目标多膜层结构，所述第三预设曝光区拼接缝与所述第三膜层的第三预设图形的边界之间相互平行，且所述第三预设曝光区拼接缝与所述第三预设图形的边界之间的间距不小于第二预设间距。

7、在一实施例中，所述第一膜层的第一预设曝光区拼接缝与所述第三膜层的第三预设曝光区拼接缝位于所述目标多膜层结构的同一最小重复单元内。

8、在一实施例中，所述第一预设曝光区拼接缝完全位于所述第一膜层的预设膜层实体区域；或所述第一预设曝光区拼接缝完全位于所述第一膜层的预设空白区域。

9、本发明提供一种阵列基板，通过利用上述的拼接曝光方法对目标多膜层结构进行拼接曝光制作而成，包括：第一膜层，所述第一膜层的第一曝光区拼接缝与所述第一膜层的第一图形的边界之间的夹角小于第一预设角度，且所述第一曝光区拼接缝与所述第一图形的边界之间的最小间距不小于第一预设间距。

10、在一实施例中，还包括：第二膜层，所述第二膜层的第二曝光区拼接缝与所述第一曝光区拼接缝在垂直于所述第一膜层的方向上的正投影不重叠。

11、在一实施例中，所述第二曝光区拼接缝与所述第二膜层的第二图形的边界之间的夹角不小于第二预设角度。

12、在一实施例中，所述第二曝光区拼接缝与所述第二图形的边界在所述第二膜层内相交。

13、在一实施例中，还包括：第三膜层，所述第三膜层的第三曝光区拼接缝与所述第三膜层的第三图形的边界之间相互平行，且所述第三曝光区拼接缝与所述第三图形的边界之间的间距不小于第二预设间距。

14、在一实施例中，所述第一膜层的第一曝光区拼接缝与所述第三膜层的第三曝光区拼接缝位于所述目标多膜层结构的同一最小重复单元内。

15、在一实施例中，所述第一曝光区拼接缝完全位于所述第一膜层的膜层实体区域；或所述第一曝光区拼接缝完全位于所述第一膜层的空白区域。

16、本发明提供一种电子设备，包括上述的阵列基板。

17、利用本发明的方法，通过按照与图形边界间隔开的预设曝光区拼接缝对膜层进行拼接曝光，有利于确保在该膜层得到完整正确的图形，提高产品的制造良率。

技术特征：

1.一种拼接曝光方法，其特征在于，包括：

2.根据权利要求1所述的拼接曝光方法，其特征在于，还包括：

3.根据权利要求2所述的拼接曝光方法，其特征在于，所述第二预设曝光区拼接缝与所述第二膜层的第二预设图形的边界之间的夹角不小于第二预设角度。

4.根据权利要求3所述的拼接曝光方法，其特征在于，所述第二预设曝光区拼接缝与所述第二预设图形的边界在所述第二膜层内相交。

5.根据权利要求1所述的拼接曝光方法，其特征在于，还包括：

6.根据权利要求5所述的拼接曝光方法，其特征在于，所述第一膜层的第一预设曝光区拼接缝与所述第三膜层的第三预设曝光区拼接缝位于所述目标多膜层结构的同一最小重复单元内。

7.根据权利要求1所述的拼接曝光方法，其特征在于，所述第一预设曝光区拼接缝完全位于所述第一膜层的预设膜层实体区域；或

8.一种阵列基板，其特征在于，通过利用如权利要求1至7中任一项所述的拼接曝光方法对目标多膜层结构进行拼接曝光制作而成，包括：

9.根据权利要求8所述的阵列基板，其特征在于，还包括：

10.根据权利要求9所述的阵列基板，其特征在于，所述第二曝光区拼接缝与所述第二膜层的第二图形的边界之间的夹角不小于第二预设角度。

11.根据权利要求10所述的阵列基板，其特征在于，所述第二曝光区拼接缝与所述第二图形的边界在所述第二膜层内相交。

12.根据权利要求8所述的阵列基板，其特征在于，还包括：

13.根据权利要求12所述的阵列基板，其特征在于，所述第一膜层的第一曝光区拼接缝与所述第三膜层的第三曝光区拼接缝位于所述目标多膜层结构的同一最小重复单元内。

14.根据权利要求8所述的阵列基板，其特征在于，所述第一曝光区拼接缝完全位于所述第一膜层的膜层实体区域；或

15.一种电子设备，其特征在于，包括如权利要求8至14中任一项所述的阵列基板。

技术总结
本发明提供一种拼接曝光方法、阵列基板和电子设备，该方法包括：针对第一膜层，按照第一预设曝光区拼接缝对所述第一膜层进行拼接曝光，其中，所述第一预设曝光区拼接缝与所述第一膜层的第一预设图形的边界之间的夹角小于第一预设角度，且所述第一预设曝光区拼接缝与所述第一预设图形的边界之间的最小间距不小于第一预设间距。通过按照与图形边界间隔开的预设曝光区拼接缝对膜层进行拼接曝光，有利于确保在该膜层得到完整正确的图形，提高产品的制造良率。

技术研发人员：于志强,武晓娟,冯大伟,柳峰,王家星,段金帅,王宁,侯丹星,陈翠玉,尹晓峰
受保护的技术使用者：北京京东方光电科技有限公司
技术研发日：
技术公布日：2024/12/5