半导体结构的制作方法与流程
本公开涉及半导体，尤其涉及一种半导体结构的制作方法。
背景技术：
1、随着半导体技术工艺节点的不断缩小，半导体器件的集成密度更高，位线的特征尺寸减小，在相邻的位线之间进行电容器的接触插塞的制程窗口减小，制程难度增大，并且接触插塞的制程可能损伤位线的保护层，导致位线的结构发生变化，影响半导体结构的良率。
技术实现思路
1、以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
2、本公开提供一种半导体结构的制作方法，所述制作方法包括：
3、提供衬底，所述衬底包括多个独立设置的有源区，所述衬底上形成有间隔设置的位线，所述位线和位于其延伸方向上的所述有源区相交；
4、形成接触材料层，所述接触材料层填充在相邻的所述位线之间，所述接触材料层至少覆盖位于相邻的所述位线之间的部分所述有源区；
5、刻蚀去除部分所述接触材料层，在相邻的所述位线之间形成分立的接触插塞，所述接触插塞和所述有源区接触连接；
6、形成隔离材料层，所述隔离材料层填充在相邻的所述接触插塞之间并覆盖所述接触插塞的顶面；
7、刻蚀去除部分所述隔离材料层，暴露出所述接触插塞的顶面。
8、可选地，每个所述接触插塞和位于相邻的所述位线之间的每个所述有源区接触连接。
9、可选地，所述制作方法还包括：
10、刻蚀所述接触插塞，以使所述接触插塞的顶面低于所述隔离材料层的顶面。
11、可选地，相邻的所述位线之间形成有第一沟槽，在形成接触材料层之前，所述制作方法还包括：
12、基于所述第一沟槽刻蚀去除部分所述衬底，在相邻的所述位线之间形成第二沟槽，所述第二沟槽延伸到所述衬底中，所述第二沟槽至少暴露出位于相邻的所述位线之间的部分所述有源区。
13、可选地，形成接触材料层，包括：
14、沉积接触材料填充满所述第二沟槽，形成所述接触材料层，所述接触材料层覆盖被所述第二沟槽暴露出的所述有源区。
15、可选地，在相邻的所述位线之间形成分立的接触插塞，包括：
16、刻蚀所述接触材料层，暴露出所述衬底的顶面，在相邻的所述位线之间形成隔离沟槽，所述隔离沟槽将所述接触材料层划分成多个所述接触插塞，所述接触插塞和所述隔离沟槽沿平行于所述位线的延伸方向交替排列。
17、可选地，在形成第二沟槽之前，所述制作方法还包括：
18、形成绝缘侧壁，所述绝缘侧壁覆盖所述位线的侧壁和顶面，以及位于相邻的所述位线之间的所述衬底的顶面，所述绝缘侧壁在相邻的所述位线之间形成所述第一沟槽。
19、可选地，基于所述第一沟槽刻蚀去除部分所述衬底，包括：采用各向异性刻蚀工艺，自所述衬底的顶面向所述衬底的底面的方向刻蚀所述绝缘侧壁以及所述衬底。
20、可选地，在刻蚀去除部分所述隔离材料层之后，所述制作方法还包括：
21、形成金属层，位于所述接触插塞和所述位线的上方，所述金属层覆盖所述接触插塞的顶面。
22、可选地，形成金属层，包括：
23、沉积金属材料形成金属材料层，所述金属材料层覆盖所述接触插塞的顶面和所述位线的顶面；
24、图案化所述金属材料层，将所述金属材料层划分成多个所述金属层，多个所述金属层和多个所述接触插塞一一对应连接。
25、本公开实施例所提供的半导体结构的制作方法中，通过优化工艺流程的制程顺序，减少沉积介电材料和刻蚀介电材料的步骤，以及改变接触插塞和隔离材料层的制程顺序，降低对位线的绝缘侧壁的消耗、减少位线弯曲的风险，并降低接触插塞与有源区断路的可能性以及降低形成接触插塞的过程中产生空气隙的可能性，能够提高半导体结构的电性能和良率。
26、在阅读并理解了附图和详细描述后，可以明白其他方面。
技术特征：
1.一种半导体结构的制作方法，其特征在于，所述制作方法包括：
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，每个所述接触插塞和位于相邻的所述位线之间的每个所述有源区接触连接。
3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述制作方法还包括：
4.根据权利要求1-3中任一项所述的半导体结构的制作方法，其特征在于，相邻的所述位线之间形成有第一沟槽，在形成接触材料层之前，所述制作方法还包括：
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，形成接触材料层，包括：
6.根据权利要求5所述的半导体结构的制作方法，其特征在于，在相邻的所述位线之间形成分立的接触插塞，包括：
7.根据权利要求4所述的半导体结构的制作方法，其特征在于，在形成第二沟槽之前，所述制作方法还包括：
8.根据权利要求7所述的半导体结构的制作方法，其特征在于，基于所述第一沟槽刻蚀去除部分所述衬底，包括：采用各向异性刻蚀工艺，自所述衬底的顶面向所述衬底的底面的方向刻蚀所述绝缘侧壁以及所述衬底。
9.根据权利要求1-3中任一项所述的半导体结构的制作方法，其特征在于，在刻蚀去除部分所述隔离材料层之后，所述制作方法还包括：
10.根据权利要求9所述的半导体结构的制作方法，其特征在于，形成金属层，包括：
技术总结
本公开提供一种半导体结构的制作方法，包括：提供衬底，衬底包括有源区，衬底上形成有间隔设置的位线；形成填充在相邻的位线之间的接触材料层，接触材料层至少覆盖位于相邻的位线之间的部分有源区；刻蚀去除部分接触材料层，在相邻的位线之间形成分立的接触插塞，接触插塞和有源区接触连接；形成填充在相邻的接触插塞之间并覆盖接触插塞顶面的隔离材料层；刻蚀去除部分隔离材料层，暴露出接触插塞的顶面。本公开通过减少沉积介电材料和刻蚀介电材料的步骤，以及改变接触插塞和隔离材料层的制程顺序，降低对位线的绝缘侧壁的消耗、减少位线弯曲的风险，并降低接触插塞与有源区断路的可能性以及降低形成接触插塞的过程中产生空气隙的可能性。
技术研发人员：王雪平
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/12/5