一种控制电路和存储器的制作方法

本公开涉及半导体，尤其涉及一种控制电路和存储器。

背景技术：

1、随着半导体技术的不断发展，人们在制造和使用计算机等设备时，对数据的传输速度提出了越来越高的要求。为了获得更快的数据传输速度，应运而生了一系列数据可以双倍速率(double data rate，ddr)传输的存储器等器件。

2、在动态随机存取存储器(dynamic random access memory，dram)芯片中，针对片内终结(on die termination，odt)电路，如果没有odt命令到来，但是已有的odt电路仍会释放与odt命令相关的时钟信号，使得odt电路内部中的逻辑门不断地发生电平切换，这将消耗大量的电流，从而增加dram芯片的功耗。

技术实现思路

1、本公开提供了一种控制电路和存储器。

2、本公开的技术方案是这样实现的：

3、第一方面，本公开实施例提供了一种控制电路，控制电路包括输入采样电路、门控产生电路和时钟控制电路，其中：

4、输入采样电路，用于接收初始命令地址信号和第一时钟信号，根据第一时钟信号对初始命令地址信号进行采样处理，生成中间命令地址信号；

5、门控产生电路，用于接收中间命令地址信号和复位信号，根据中间命令地址信号生成第一门控使能信号，并根据复位信号对第一门控使能信号进行脉宽调整，生成第一门控信号，且第一门控信号的脉冲宽度大于第一门控使能信号的脉冲宽度；

6、时钟控制电路，用于接收第一门控信号和第二时钟信号，以及根据第一门控信号对第二时钟信号进行控制处理，生成命令时钟信号；

7、其中，第一门控使能信号的电平状态与中间命令地址信号之间具有关联关系；以及在第一门控信号处于第一电平状态时，命令时钟信号与第二时钟信号的频率相同；在第一门控信号处于第二电平状态时，屏蔽第二时钟信号，以使命令时钟信号为低电平。

8、在一些实施例中，第一电平状态为高电平状态，第二电平状态为低电平状态。

9、在一些实施例中，门控产生电路包括译码子电路和sr锁存器，其中：

10、译码子电路，用于接收中间命令地址信号，并对中间命令地址信号进行第一译码处理，得到第一门控使能信号，且第一门控使能信号相比中间命令地址信号具有预设延时时间；

11、sr锁存器，用于接收第一门控使能信号和复位信号，根据复位信号对第一门控使能信号进行脉宽调整，生成第一门控信号；

12、其中，若根据中间命令地址信号确定存在第一命令，则第一门控使能信号的电平状态为低电平；若根据中间命令地址信号确定不存在第一命令，则第一门控使能信号的电平状态为高电平；其中，第一命令至少包括下述之一：模式寄存器读命令mrr、写命令wr、写且自动预充电命令wra以及读命令rd。

13、在一些实施例中，sr锁存器包括第一与非门和第二与非门，其中：

14、第一与非门的第一输入端用于接收第一门控使能信号，第一与非门的第二输入端与第二与非门的输出端连接；第二与非门的第一输入端与第一与非门的输出端连接，第二与非门的第二输入端用于接收复位信号；第一与非门的输出端用于输出第一门控信号。

15、在一些实施例中，控制电路还包括命令译码电路，其中：

16、命令译码电路，用于接收中间命令地址信号和第三时钟信号，对中间命令地址信号进行第二译码处理，得到译码信号；并根据第三时钟信号和译码信号进行采样以及延时处理，得到第一命令信号。

17、在一些实施例中，命令译码电路包括译码模块、采样子模块和第一延时模块，且译码模块的输出端与采样子模块的输入端连接，采样子模块的输出端与第一延时模块的输入端连接，其中：

18、译码模块，用于接收中间命令地址信号，并对中间命令地址信号进行第二译码处理，得到译码信号；

19、采样子模块，用于接收译码信号和第三时钟信号，根据第三时钟信号对译码信号进行采样处理，得到中间命令信号；

20、第一延时模块，用于接收中间命令信号，并对中间命令信号进行第一延时处理，得到第一命令信号。

21、在一些实施例中，控制电路还包括输出采样电路和延迟移位电路，其中：

22、输出采样电路，用于接收第一命令信号和命令时钟信号，根据命令时钟信号对第一命令信号进行采样处理，得到第二命令信号；

23、延迟移位电路，用于对第二命令信号进行采样及移位处理，得到第三命令信号；其中，第三命令信号用于控制终端电阻的阻值切换。

24、在一些实施例中，输出采样电路包括输出触发器，其中：

25、输出触发器的时钟端用于接收命令时钟信号，输出触发器的输入端用于接收第一命令信号，输出触发器的第一输出端用于输出第二命令信号；

26、其中，输出触发器的第一输出端用于反映被命令时钟信号进行采样后的输出触发器的输入端的值。

27、在一些实施例中，控制电路还包括时钟延时电路，且时钟延时电路包括第二延时模块、第三延时模块和第四延时模块，其中：

28、第二延时模块，用于接收第一初始时钟信号，并对第一初始时钟信号进行第二延时处理，得到第一时钟信号；

29、第三延时模块，用于接收第一初始时钟信号，并对第一初始时钟信号进行第三延时处理，得到第三时钟信号；

30、第四延时模块，用于接收第二初始时钟信号，并对第二初始时钟信号进行第四延时处理，得到第二时钟信号。

31、在一些实施例中，控制电路还包括时钟缓存电路，其中：

32、时钟缓存电路，用于接收初始时钟信号，根据初始时钟信号生成第一初始时钟信号和第二初始时钟信号；

33、其中，第一初始时钟信号和第二初始时钟信号的频率和相位相同。

34、在一些实施例中，时钟控制电路包括第五延时模块，其中：

35、第五延时模块，用于接收第一门控信号和第二时钟信号，对第一门控信号和第二时钟信号进行与非逻辑运算以及第五延时处理，得到命令时钟信号。

36、在一些实施例中，第五延时模块包括第三与非门和反相模块，其中：

37、第三与非门的第一输入端用于接收第一门控信号，第三与非门的第二输入端用于接收第二时钟信号，第三与非门的输出端用于输出中间时钟信号；

38、反相模块的输入端与第三与非门的输出端连接，用于对中间时钟信号进行延迟及反相处理，通过反相模块的输出端输出命令时钟信号。

39、在一些实施例中，反相模块是由奇数个非门串联组成。

40、在一些实施例中，第一延时处理对应的延时时间与第三延时处理对应的延时时间之和大于预设延时时间、第二延时处理对应的延时时间与第五延时处理对应的延时时间之和，以使命令时钟信号到达输出触发器的时间早于第一命令信号到达输出触发器的时间。

41、第二方面，本公开实施例提供了一种存储器，该存储器至少包括如第一方面中任一项所述的控制电路。

42、本公开实施例提供了一种控制电路和存储器，在该控制电路中，输入采样电路，用于接收初始命令地址信号和第一时钟信号，根据第一时钟信号对初始命令地址信号进行采样处理，生成中间命令地址信号；门控产生电路用于接收中间命令地址信号和复位信号，根据中间命令地址信号生成第一门控使能信号，并根据复位信号对第一门控使能信号进行脉宽调整，生成第一门控信号，且第一门控信号的脉冲宽度大于第一门控使能信号的脉冲宽度；时钟控制电路，用于接收第一门控信号和第二时钟信号，以及根据第一门控信号对第二时钟信号进行控制处理，生成命令时钟信号。其中，第一门控使能信号的电平状态与中间命令地址信号之间具有关联关系，不仅可以使得第一门控信号不再受片选信号的影响，同时由于中间命令地址信号还能够决定odt命令是否处于工作状态，从而使得第一门控信号仅在odt命令工作时处于第一电平状态；这样，在odt命令处于非工作状态时，此时第一门控信号处于第二电平状态，可以屏蔽第二时钟信号，使得命令时钟信号为低电平；如此，在odt命令不需要工作时能够避免odt电路内部中的逻辑门不断地发生电平切换的现象，从而可以有效避免额外的电流消耗，达到节省电流、减小存储器功耗的目的，最终提高了存储器性能。

技术特征：

1.一种控制电路，其特征在于，所述控制电路包括输入采样电路、门控产生电路和时钟控制电路，其中：

2.根据权利要求1所述的控制电路，其特征在于，所述第一电平状态为高电平状态，所述第二电平状态为低电平状态。

3.根据权利要求1所述的控制电路，其特征在于，所述门控产生电路包括译码子电路和sr锁存器，其中：

4.根据权利要求3所述的控制电路，其特征在于，所述sr锁存器包括第一与非门和第二与非门，其中：

5.根据权利要求3所述的控制电路，其特征在于，所述控制电路还包括命令译码电路，其中：

6.根据权利要求5所述的控制电路，其特征在于，所述命令译码电路包括译码模块、采样子模块和第一延时模块，且所述译码模块的输出端与所述采样子模块的输入端连接，所述采样子模块的输出端与所述第一延时模块的输入端连接，其中：

7.根据权利要求6所述的控制电路，其特征在于，所述控制电路还包括输出采样电路和延迟移位电路，其中：

8.根据权利要求7所述的控制电路，其特征在于，所述输出采样电路包括输出触发器，其中：

9.根据权利要求8所述的控制电路，其特征在于，所述控制电路还包括时钟延时电路，且所述时钟延时电路包括第二延时模块、第三延时模块和第四延时模块，其中：

10.根据权利要求9所述的控制电路，其特征在于，所述控制电路还包括时钟缓存电路，其中：

11.根据权利要求9所述的控制电路，其特征在于，所述时钟控制电路包括第五延时模块，其中：

12.根据权利要求11所述的控制电路，其特征在于，所述第五延时模块包括第三与非门和反相模块，其中：

13.根据权利要求12所述的控制电路，其特征在于，所述反相模块是由奇数个非门串联组成。

14.根据权利要求13所述的控制电路，其特征在于，

15.一种存储器，其特征在于，所述存储器包括如权利要求1至14中任一项所述的控制电路。

技术总结
本公开实施例提供了一种控制电路和存储器，控制电路包括：输入采样电路，用于根据第一时钟信号对初始命令地址信号进行采样处理，生成中间命令地址信号；门控产生电路，用于根据中间命令地址信号生成第一门控使能信号，并根据复位信号对第一门控使能信号进行脉宽调整，生成第一门控信号；时钟控制电路，用于根据第一门控信号对第二时钟信号进行控制处理，生成命令时钟信号。其中，第一门控使能信号的电平状态与中间命令地址信号之间具有关联关系；在第一门控信号处于第一电平状态时，命令时钟信号与第二时钟信号的频率相同；在第一门控信号处于第二电平状态时，屏蔽第二时钟信号，以使命令时钟信号为低电平，从而节省电流，提高存储器性能。

技术研发人员：邵亚年,严允柱,宋家锦
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/12/5