基于共模电压的逐次逼近ADC、芯片及模数转换方法
本申请涉及集成电路设计，特别是涉及一种基于共模电压的逐次逼近adc、芯片及模数转换方法。
背景技术：
1、adc作为模拟与数字之前转换的桥梁，其性能的高低正受到广泛的关注，在soc（system on chip）系统中adc也是不可或缺的一部分，其不仅可以用于测量电压也可以用于检测温度等。在 soc 设计中，一般要求 adc 做到小尺寸，低功耗设计，为了降低对前级的负载，常常还需要将 adc输入电容设计得非常小，这就对 adc 的面积和功耗提出了更为严格的要求。而sar adc相比较其它类型的adc如pipeline adc，flash adc具备低功耗的优势。集成温度传感的无源超高频标签芯片作为一种超低功耗soc系统，对功耗的要求非常严格，因此，sar adc的功耗成为研究的一项重要指标。
2、然而，传统的sar adc结构因为电容失配有效位数难以做大，传统的sar adc需要独立的共模电压产生电路，其大大增加了功耗及噪声干扰的可能。
技术实现思路
1、基于此，有必要针对上述技术问题，提供一种基于共模电压的逐次逼近adc、芯片及模数转换方法。
2、一种基于共模电压的逐次逼近adc，所述adc包括：
3、数模转换模块；所述数模转换模块包括dac电容阵列；所述dac电容阵列包括正向电容阵列、负向电容阵列、随机数发生器和共模电压产生电路，所述正向电容阵列和所述负向电容阵列中各电容的上极板并联，并与所述共模电压产生电路连接，以在采样相位接入共模电压；
4、所述正向电容阵列和所述负向电容阵列包括高位电容阵列和低位电容阵列，所述高位电容阵列包括若干温度计加权的高位电容，所述低位电容阵列包括若干二进制加权的低位电容，所述高位电容阵列与所述随机数发生器连接，在比较相位时根据所述随机数发生器的输出选择对应位数的高位电容接入参考电压；
5、所述高位电容和所述低位电容的下极板分别通过三路选通开关接入参考电压、差分输入电压或接地；
6、所述dac电容阵列用于根据采样相位接入的差分输入电压以及共模电压对输入信号进行采样，得到采样值，根据比较相位接入的参考电压，对所述采样值和所述参考电压作差，得到所述dac电容阵列的输出电压，根据所述输出电压完成adc的模数转换。
7、在其中一个实施例中，还包括：缓冲器、第一分压电容、第二分压电容、第一开关、第二开关和第三开关；所述缓冲器分别与所述第一分压电容和所述第二分压电容的第二连接端连接，所述第一开关的第一连接端接入vdd，所述第一开关的第二连接端与第二开关的第一连接端连接，所述第三开关的第一连接端接入vdd，所述第三开关的第二连接端与所述第二开关的第二连接端连接，所述第二开关的第一连接端与所述第一分压电容的第一连接端连接，所述第二开关的第二连接端与所述第二分压电容的第二连接端连接；所述第一分压电容的第一连接端与所述正向电容阵列中各电容的上级板连接，所述第二分压电容的第一连接端与所述负向电容阵列中各电容的上级板连接。
8、在其中一个实施例中，还包括：动态比较模块和异步sar逻辑模块；所述数模转换模块分别连接所述动态比较模块以及异步sar逻辑模块，所述动态比较模块与所述异步sar逻辑模块连接；所述动态比较模块用于在比较相位，当所述dac电容阵列的输出电压大于阈值时，输出逻辑状态保持信号，当所述dac电容阵列的输出电压小于阈值时，输出逻辑状态复位信号；所述异步sar逻辑模块用于根据所述动态比较模块的输出结果产生控制信号；所述控制信号用于控制所述dac电容阵列中各开关的导通和断开，以对所述正向电容阵列和所述负向电容阵列的输出端进行电荷重分配。
9、在其中一个实施例中，还包括：所述正向电容阵列中各电容的上极板还与所述动态比较模块的正向输入端连接，所述负向电容阵列中各电容的上极板还与所述动态比较模块的负向输入端连接。
10、在其中一个实施例中，还包括：所述adc还包括内部时序控制模块；所述内部时序控制模块与所述动态比较模块以及异步sar逻辑模块连接，用于产生时钟信号，以对所述动态比较模块以及异步sar逻辑模块进行时序控制。
11、在其中一个实施例中，还包括：所述dac电容阵列还包括正向dummy电容和负向dummy电容：所述正向dummy电容的上极板与所述正向电容阵列中的最低位电容并联，并连接于所述第一分压电容的第一连接端；所述负向dummy电容的上极板与所述负向电容阵列中的最低位电容并联，并连接与所述第二分压电容的第一连接端；所述正向dummy电容和所述负向dummy电容的下极板分别通过三路选通开关接入参考电压、差分输入电压或接地。
12、在其中一个实施例中，还包括：所述dac电容阵列的输出电压为：
13、，
14、，
15、，
16、其中，为dac电容阵列的输出电压，为输入电压，为分辨率位数，，为adc的分辨率位数，为dac电容阵列的总电容，为单位电容，为参考电压，为dac电容阵列的总电荷量，为共模电压，为工作电压，为动态比较模块的输出值。
17、在其中一个实施例中，还包括：所述共模电压为：
18、；
19、其中，为dac电容阵列正向输出端或负向输出端的输出电压。
20、在其中一个实施例中，还提供一种包含上述基于共模电压的逐次逼近adc的芯片。
21、一种模数转换方法，所述模数转换方法包括：
22、通过dac电容阵列根据采样相位接入的差分输入电压以及共模电压对输入信号进行采样，得到采样值；
23、根据比较相位接入的参考电压，对所述采样值和所述参考电压作差，得到所述dac电容阵列的输出电压，根据所述输出电压完成adc的模数转换。
24、上述基于共模电压的逐次逼近adc、芯片及模数转换方法，通过架构正向电容阵列和负向电容阵列，并分别使各电容阵列中每一电容的上极板并联，并与共模电压产生电路连接，能够减小因为vcm走线带来的寄生及噪声干扰，同时减小了功耗及噪声干扰，正向电容阵列和负向电容阵列均包括高位电容阵列和低位电容阵列，高位电容阵列包括若干温度计加权的高位电容，低位电容阵列包括若干二进制加权的低位电容的低位电容阵列，能够在无复杂电容失配校准算法的情况下，获得较好的静态指标微分非线性（dnl）及积分非线性（inl）。本发明实施例，提供了一种能够降低功耗及减小失配影响的sar adc新型架构。
技术特征：
1.一种基于共模电压的逐次逼近adc，其特征在于，所述adc包括：
2.根据权利要求1所述的基于共模电压的逐次逼近adc，其特征在于，所述共模电压产生电路包括：
3.根据权利要求1所述的基于共模电压的逐次逼近adc，其特征在于，所述adc还包括：
4.根据权利要求3所述的基于共模电压的逐次逼近adc，其特征在于，所述正向电容阵列中各电容的上极板还与所述动态比较模块的正向输入端连接，所述负向电容阵列中各电容的上极板还与所述动态比较模块的负向输入端连接。
5.根据权利要求3所述的基于共模电压的逐次逼近adc，其特征在于，所述adc还包括内部时序控制模块；所述内部时序控制模块与所述动态比较模块以及异步sar逻辑模块连接，用于产生时钟信号，以对所述动态比较模块以及异步sar逻辑模块进行时序控制。
6.根据权利要求2所述的基于共模电压的逐次逼近adc，其特征在于，所述dac电容阵列还包括正向dummy电容和负向dummy电容：
7.根据权利要求1所述的基于共模电压的逐次逼近adc，其特征在于，所述dac电容阵列的输出电压为：
8.根据权利要求7所述的基于共模电压的逐次逼近adc，其特征在于，所述共模电压为：
9.一种芯片，其特征在于，包括：权利要求1至8任一项所述的基于共模电压的逐次逼近adc。
10.一种实施于如权利要求9所述芯片的模数转换方法，其特征在于，所述模数转换方法包括：
技术总结
本申请涉及一种基于共模电压的逐次逼近ADC、芯片及模数转换方法。所述方法包括：DAC电容阵列；DAC电容阵列包括正向电容阵列、负向电容阵列、随机数发生器和共模电压产生电路，正向电容阵列和负向电容阵列中各电容的上极板并联，并与共模电压产生电路连接；正向电容阵列和负向电容阵列包括高位电容阵列和低位电容阵列，高位电容阵列包括若干温度计加权的高位电容，低位电容阵列包括若干二进制加权的低位电容，高位电容阵列与随机数发生器连接；高位电容和低位电容的下极板分别通过三路选通开关接入参考电压、差分输入电压或接地。采用本方法能够降低SAR ADC的功耗并减小失配影响。
技术研发人员：肖裕,王锋,颜盾,余小游
受保护的技术使用者：湖南大学
技术研发日：
技术公布日：2024/12/5