MOS器件及其制备方法与流程
本申请涉及半导体，具体而言，涉及一种mos器件及其制备方法。
背景技术：
1、sic mosfet在电力电子系统中主要充当电子开关，当mosfet处于截止状态时，漏极和源极之间会有一个反向的漏电流，如果不加二极管反并联，这个漏电流可能会导致电路中其他器件的损坏。另外，当sic mosfet用于交流电路的整流时，由于mosfet只能在正向电压下导通，需要使用一个反并联二极管来提供反向电压下的导通通道，从而实现电流的整流。故现有技术中常采用在sic mosfet体外反并联集成一个二极管以改善sic mosfet体二极管的性能，从而提高sic mosfet的工作效率，但是外反向并联二极管会增大电路的占用空间，提高器件的封装成本且会引入寄生电容和寄生电感，导致反向二极管的响应速度较慢，可靠性差等问题。
2、对于不同耐压器件的sic mosfet功率器件，需要并联不同的续流能力的二极管以保护器件正常使用，例如，1200v 13mω的mosfet器件比650v 40mω的mosfet器件需要更强的续航能力，这就导致1200v 13mω的mosfet器件的续流二极管在实际元胞中所占的比例就越大，需要牺牲元胞的本身的性能，导致增加导通电阻、降低耐压性能。
技术实现思路
1、本申请提供一种mos器件及其制备方法，以解决相关技术中mos器件采用外反向并联的二极管导致的增大尺寸和可靠性差，与无法满足不同耐压器件续航能力的问题。
2、根据本申请的一个方面，提供了一种mos器件，包括：衬底；外延层，所述外延层位于所述衬底的一侧；至少一个源区结构，每个所述源区结构包括第一源区结构和第二源区结构，所述第一源区结构位于所述外延层背离所述衬底的一侧，所述第二源区结构位于所述外延层背离所述衬底的一侧，且所述第一源区结构背离所述衬底的一侧表面位于所述第二源区结构靠近所述衬底一侧的表面中；至少一个栅极结构，所述栅极结构位于所述外延层背离所述衬底的一侧，且所述栅极结构的底面和第一侧面分别与所述源区结构接触；多个整流结构，所述整流结构位于所述外延层背离所述衬底的一侧，且所述整流结构至少部分位于所述外延层中，所述整流结构与所述源区结构接触，所述整流结构具有与所述外延层不同的掺杂类型，其中，多个整流结构在第一方向上间隔设置，所述第一方向平行于所述第一侧面。
3、可选地，所述整流结构位于所述第一源区结构背离所述第二源区结构的一侧，和所述整流结构位于所述第二源区结构背离所述第一源区结构的一侧。
4、可选地，每个所述源区结构和与所述源区结构中的所述第一源区结构和所述第二源区结构接触的所述栅极结构构成第一结构，且所述整流结构与所述第一结构在所述第一方向上交替设置，其中，所述整流结构在第二方向上分别与两侧的所述第一源区结构、所述第二源区结构和所述栅极结构接触，所述第二方向为所述第一源区结构指向第二源区结构的方向。
5、可选地，每个所述源区结构和与所述源区结构中的所述第一源区结构和所述第二源区结构接触的所述栅极结构构成第一结构，所述外延层具有在所述第一方向上位于所述第一结构的侧面的第一外延区，所述外延层具有在第二方向上位于所述第一结构的侧面的第二外延区，其中，所述整流结构在所述第二方向上至少位于所述第一外延区的两侧，且所述整流结构与所述第二外延区接触，所述第二方向为所述第一源区结构指向第二源区结构的方向。
6、可选地，所述整流结构的材料为多晶硅。
7、可选地，所述mos器件还包括：屏蔽区，所述屏蔽区至少位于所述外延层和所述第二源区结构之间，且所述屏蔽区与所述第二源区结构的底面接触，所述外延层具有位于所述第一源区结构和所述屏蔽区之间的外延层区域。
8、可选地，所述外延层包括：漂移层，所述漂移层与衬底接触；电流扩展层，电流扩展层位于所述漂移层背离所述衬底的一侧，其中，所述整流结构的底面与所述漂移层接触，所述第一源区结构的底面与所述漂移层接触。
9、可选地，所述电流扩展层的掺杂浓度大于所述外延层的掺杂浓度。
10、根据本申请的另方面，提供一种mos器件的制备方法，用于制备任意一种所述的mos器件，所述制备方法包括：提供衬底；在所述衬底的一侧形成外延层；在所述外延层背离所述衬底的一侧形成至少一个源区结构，所述源区结构包括第一源区结构和第二源区结构，所述第一源区结构位于所述外延层背离所述衬底的一侧，所述第二源区结构位于所述外延层背离所述衬底的一侧，且所述第一源区结构背离所述衬底的一侧表面位于所述第二源区结构靠近所述衬底一侧的表面中；在所述外延层背离所述衬底的一侧形成至少一个栅极结构，所述栅极结构位于所述外延层背离所述衬底的一侧，且所述栅极结构的底面和第一侧面分别与所述源区结构接触；在所述外延层中背离所述衬底的一侧形成多个整流结构，所述整流结构至少与所述源区结构接触和所述外延层接触，所述整流结构具有与所述外延层不同的掺杂类型，其中，多个整流结构在第一方向上间隔设置，所述第一方向平行于所述第一侧面。
11、可选地，形成多个所述整流结构步骤包括：在所述外延层上形成掩膜层；
12、采用光刻工艺在所述掩膜层中形成沿着所述第一方向上形成多个间隔分布的间隔区域；采用刻蚀工艺刻蚀所述间隔区域下方的所述外延层，形成多个沿着所述第一方向间隔分布的第一沟槽；采用填充工艺在所述第一沟槽中填充半导体材料；去除剩余的所述掩膜层。
13、通过本申请的技术方案，提供一种mos器件，在该器件中，整流结构与外延层具有不同的掺杂类型，在二者的接触面可以构成异质结肖特基二极管结构（heterostructureschottky barrier diode，简称异质结sbd），可以实现在mos器件的内部集成异质结sbd，可以有效的改善寄生体二极管的正向开启压降过大和反向恢复时间过长等问题，同时以内部集成的异质结sbd取代体外反并联的二极管，可以在不增加mos器件的元胞尺寸、降低了器件的封装成本的同时，提高开关效率和体二极管的抗浪涌能力，改善了器件的反向恢复特性，增强了mos器件可靠性。并且，该器件可以根据不同的使用场景对应不同的电性能的功率，通过将整流结构沿着平行于第一侧面的第一方向上间隔设置，来优化异质结sbd和元胞的体积占比，保证元胞导通电阻和击穿电压的基础上适当调整整流二极管版图，在不改变工艺流程的基础上，实现mos器件体积和性能的优化，满足不同耐压器件续航能力。
技术特征：
1.一种mos器件，其特征在于，包括：
2.根据权利要求1所述的mos器件，其特征在于，所述整流结构位于所述第一源区结构背离所述第二源区结构的一侧，和所述整流结构位于所述第二源区结构背离所述第一源区结构的一侧。
3.根据权利要求1所述的mos器件，其特征在于，每个所述源区结构和与所述源区结构中的所述第一源区结构和所述第二源区结构接触的所述栅极结构构成第一结构，且所述整流结构与所述第一结构在所述第一方向上交替设置，其中，所述整流结构在第二方向上分别与两侧的所述第一源区结构、所述第二源区结构和所述栅极结构接触，所述第二方向为所述第一源区结构指向第二源区结构的方向。
4.根据权利要求1所述的mos器件，其特征在于，每个所述源区结构和与所述源区结构中的所述第一源区结构和所述第二源区结构接触的所述栅极结构构成第一结构，所述外延层具有在所述第一方向上位于所述第一结构的侧面的第一外延区，所述外延层具有在第二方向上位于所述第一结构的侧面的第二外延区，其中，所述整流结构在所述第二方向上至少位于所述第一外延区的两侧，且所述整流结构与所述第二外延区接触，所述第二方向为所述第一源区结构指向第二源区结构的方向。
5.根据权利要求1至4中任意一项所述的mos器件，其特征在于，所述整流结构的材料为多晶硅。
6.根据权利要求1所述的mos器件，其特征在于，所述mos器件还包括：
7.根据权利要求6所述的mos器件，其特征在于，所述外延层包括：
8.根据权利要求7所述的mos器件，其特征在于，所述电流扩展层的掺杂浓度大于所述外延层的掺杂浓度。
9.一种mos器件的制备方法，其特征在于，用于制备权利要求1至8中任意一项所述的mos器件，所述制备方法包括：
10.根据权利要求9所述的制备方法，其特征在于，形成多个所述整流结构步骤包括：
技术总结
本申请公开了一种MOS器件及其制备方法，MOS器件包括：每个源区结构包括第一源区结构和第二源区结构，第一源区结构位于外延层背离衬底的一侧，第二源区结构位于外延层背离衬底的一侧，且第一源区结构背离衬底的一侧表面位于第二源区结构靠近衬底一侧的表面中；栅极结构的底面和第一侧面分别与源区结构接触；多个整流结构，整流结构至少部分位于外延层中，整流结构与源区结构接触，整流结构具有与外延层不同的掺杂类型，其中，多个整流结构在第一方向上间隔设置，第一方向平行于第一侧面。以解决相关技术中MOS器件采用外反向并联的二极管导致的增大尺寸和可靠性差，与无法满足不同耐压器件续航能力的问题。
技术研发人员：李辉斌,李理,邱舜国,郭国强,孙兆泽
受保护的技术使用者：珠海格力电子元器件有限公司
技术研发日：
技术公布日：2024/12/5