混合处理器及模数转换器、可编程增益放大器、运算放大器的制作方法

本申请涉及集成电路，具体涉及一种混合处理器及模数转换器、可编程增益放大器、运算放大器。

背景技术：

1、运算放大器是模拟电路中最基本也是应用最为广泛的一类电路模块，但受限于模拟集成电路设计所遵循的八角形设计规则，运算放大器在低功耗、高增益、低噪声和高速率等性能之间的相互制约非常明显。因为运算放大器是模拟器件，其输出通常是电源以及输入值的函数，所以一旦运算放大器对电源信号过于敏感，则容易受到电源纹波影响，甚至可能会发生振荡等，衡量运算放大器对电源信号的敏感程度通常是电源抑制比（powersupply rejection ratio，简称psrr）这一关键指标。

2、但是，因放大器内部的放大级电路结构形式容易受到电源端影响，且现有运算放大器受到正电源线上的高频干扰影响明显，所以该高频干扰是恶化运算放大器性能的关键因素之一，限制了运算放大器在一些高要求应用场合使用，比如低噪声、高精度的adc（analog to digital converter，简称模数转换器）前置放大应用。

3、基于此，需要一种新架构的运算放大器技术方案。

技术实现思路

1、有鉴于此，本说明书实施例提供一种高电源抑制比的混合处理器及模数转换器、可编程增益放大器、运算放大器，通过采用新运算放大器架构，有效地改善运算放大器模拟电路对正电源端的电源抑制比（psrr），从而降低运算放大器正电源端对电性能的影响。

2、本说明书实施例提供以下技术方案：

3、本说明书实施例提供一种高电源抑制比运算放大器，包括：折叠共源共栅放大器和增益增强放大电路；

4、折叠共源共栅放大器作为运算放大器中的输入放大级电路，包括第一差分电路、第二差分电路、第三差分电路、第一偏置电路和第二偏置电路；其中，第一差分电路作为运算放大器的差分输入级，用于对输入的差分信息进行第一次放大；第二差分电路与第一差分电路构成输入共源共栅级，用于为第一差分电路和第三差分电路提供工作点；第三差分电路用于对第一差分电路输出的信号进行第二次放大；第一偏置电路作为第一差分电路的长尾电流源，为第一差分电路提供偏置；第二偏置电路作为第三差分电路的电流镜，为第三差分电路提供偏置；

5、增益增强放大电路作为运算放大器中的增益提升单元，包括第一增益提升器和第二增益提升器，第一增益提升器和第二增益提升器均为放大器，第一增益提升器设置在第三差分放大电路中，第二增益提升器设置在第二偏置电路中；

6、其中，第三差分电路中差分的两个放大对管中，第一个放大管的栅极连接第一偏置电压，第二个放大管的栅极连接第一增益提升器的输出端；第二偏置电路中的四个晶体管中，第一个晶体管的源极和第二个晶体管的源极连接正电源端，第一个晶体管的栅极、第二个晶体管的栅极和第三个晶体管的漏极连接，第一个晶体管的漏极、第二个晶体管的漏极对应连接第二增益提升器的差分输入端，第三个晶体管的栅极连接第二偏置电压，第四个晶体管的栅极连接第二增益提升器的输出端，第三个晶体管的源极、第四个晶体管的源极对应连接第二增益提升器的差分输入端。

7、与现有技术相比，本说明书实施例采用的上述至少一个技术方案能够达到的有益效果至少包括：

8、运放架构为两级放大器结构，其中输入级采用折叠共栅共源放大器，并有针对性地对放大器结构进行改进，提升放大器的gbw，提升放大器高频处、低频处的psrr，实现放大器对噪声具有更高的抑制能力，同时有效地降低放大器的功耗，使得运放具有高电源抑制比（psrr）、低功耗等优势，更能够适应不同应用场合（比如模拟放大前端）。

技术特征：

1.一种高电源抑制比运算放大器，其特征在于，包括：折叠共源共栅放大器和增益增强放大电路；

2.根据权利要求1所述的高电源抑制比运算放大器，其特征在于，第一差分电路包括多级差分对管电路，第二差分电路包括多级共源对管电路，第三差分电路包括单极共栅电路，且所述多级共源对管电路的级数比所述多级差分对管电路的级数少1；所述多级差分对管电路中的每一级对管、所述多级共源对管电路对应的每一级对管与第三差分电路由外到内依次构成折叠共源共栅放大器的输入级电路。

3.根据权利要求2所述的高电源抑制比运算放大器，其特征在于，所述多级差分对管电路的级数为三级，所述第二差分电路包括两级共源对管电路；

4.根据权利要求3所述的高电源抑制比运算放大器，其特征在于，第二差分电路中第一级共源对管的第一个晶体管与第二个晶体管的尺寸比例为3:1；第二差分电路中第二级共栅对管的第一个晶体管与第二个晶体管的尺寸比例为1:3。

5.根据权利要求1所述的高电源抑制比运算放大器，其特征在于，第一偏置电路包括第一偏置晶体管和第二偏置晶体管，其中第一偏置晶体管的源极连接正电源端，第一偏置晶体管的栅极连接第三偏置电压，第一偏置晶体管的漏极与第二偏置晶体管的源极连接，第二偏置晶体管的栅极连接第四偏置电压，第二偏置晶体管的漏极作为第一偏置电路的输出端为第一差分电路提供偏置。

6.根据权利要求1所述的高电源抑制比运算放大器，其特征在于，所述高电源抑制比运算放大器还包括：斩波电路；

7.根据权利要求6所述的高电源抑制比运算放大器，其特征在于，所述第一斩波器包括由四个晶体管构成的第一斩波开关电路，其中四个晶体管在第一斩波开关电路的电路连接关系为：第一个斩波晶体管的栅极与第四个斩波晶体管的栅极连接；第一个斩波晶体管的漏极与第二个斩波晶体管的漏极连接后作为差分输出的第一输出端；第一个斩波晶体管的源极与第三个斩波晶体管的源极连接后作为差分输入的第一输入端；第二个斩波晶体管的栅极与第三个斩波晶体管的栅极连接后作为第一斩波器的斩波控制端；第二个斩波晶体管的源极与第四个斩波晶体管的源极连接后作为差分输入的第二输入端；第三个斩波晶体管的漏极与第四个斩波晶体管的漏极连接后作为差分输出的第二输出端；第一个斩波晶体管的栅极、第二个斩波晶体管的栅极作为第一斩波器用于输入控制时钟的斩波控制输入端。

8.根据权利要求6所述的高电源抑制比运算放大器，其特征在于，所述第二斩波器包括由四个晶体管构成的第二斩波开关电路，其中四个晶体管在第二斩波开关电路的电路连接关系为：第一个斩波晶体管的栅极与第四个斩波晶体管的栅极连接后作为第二斩波器的斩波控制端；第一个斩波晶体管的漏极与第三个斩波晶体管的漏极连接后作为差分输出的第一输出端；第一个斩波晶体管的源极与第二个斩波晶体管的源极连接后作为差分输入的第一输入端；第二个斩波晶体管的栅极与第三个斩波晶体管的栅极连接；第三个斩波晶体管的源极与第四个斩波晶体管的源极连接后作为差分输入的第二输入端；第二个斩波晶体管的漏极与第四个斩波晶体管的漏极连接后作为差分输出的第二输出端。

9.根据权利要求6所述的高电源抑制比运算放大器，其特征在于，所述高电源抑制比运算放大器还包括第三斩波器，所述第三斩波器设置于运算放大器对外接口与第一差分电路的输入端之间。

10.根据权利要求9所述的高电源抑制比运算放大器，其特征在于，所述第三斩波器包括由八个晶体管构成的第三斩波开关电路，其中八个晶体管在第三斩波开关电路的电路连接关系为：第一个斩波晶体管的栅极与第七个斩波晶体管的栅极连接后作为第三斩波器的斩波控制端；第一个斩波晶体管的漏极与第二个斩波晶体管的源极、第三个斩波晶体管的漏极、第四个斩波晶体管的源极连接后作为差分输入的第一输入端；第一个斩波晶体管的源极与第二个斩波晶体管的漏极、第五个斩波晶体管的源极、第六个斩波晶体管的漏极连接后作为差分输出的第一输出端；第二个斩波晶体管的栅极与第八个斩波晶体管的栅极连接；第三个斩波晶体管的栅极与第五个斩波晶体管的栅极连接；第四个斩波晶体管的栅极与第六个斩波晶体管的栅极连接；第三个斩波晶体管的源极与第四个斩波晶体管的漏极、第七个斩波晶体管的源极、第八个斩波晶体管的漏极连接后作为差分输出的第二输出端；第五个斩波晶体管的漏极与第六个斩波晶体管的源极、第七个斩波晶体管的漏极、第八个斩波晶体管的源极连接后作为差分输入的第二输入端；第一个斩波晶体管的栅极和第三个斩波晶体管的栅极作为第三斩波器输入控制时钟信号的斩波控制输入端，对应地第二个斩波晶体管的栅极、第四个斩波晶体管的栅极可以作为第三斩波器的接地端。

11.根据权利要求1所述的高电源抑制比运算放大器，其特征在于，所述高电源抑制比运算放大器还包括：补偿放大电路；

12.根据权利要求11所述的高电源抑制比运算放大器，其特征在于，所述第一跨导线性环支路包括：第一浮动偏置管和第一浮动偏置支路；所述第二跨导线性环支路包括：第二浮动偏置管和第二浮动偏置支路；

13.根据权利要求12所述的高电源抑制比运算放大器，其特征在于，所述第一跨导线性环支路包括由第一跟随器和第一电流镜电路构成的第一浮动偏置支路，其中第一跟随器和第一电流镜电路在第一浮动偏置支路中的电路连接关系为：第一跟随器串接在正电源端与第一浮动偏置管的栅极之间，第一电流镜电路串接在第一浮动偏置管的栅极与地之间，第一电流镜电路受控于两个不同偏置电压。

14.根据权利要求13所述的高电源抑制比运算放大器，其特征在于，第一跟随器包括由两个二极管负载晶体管构成的跟随器电路，其中两个二极管负载晶体管在跟随器电路的连接关系为：第一个二极管负载晶体管的源极连接正电源端；第一个二极管负载晶体管的栅极与漏极连接，并与第二个二极管负载晶体管的源极连接；第二个二极管负载晶体管的栅极与漏极连接，并与第一浮动偏置管的栅极连接；

15.根据权利要求12所述的高电源抑制比运算放大器，其特征在于，所述第二跨导线性环支路包括由第二跟随器和第二电流镜电路构成的第二浮动偏置支路，其中第二跟随器和第二电流镜电路在第二浮动偏置支路中的电路连接关系为：第二跟随器串接在第二浮动偏置管的栅极与地之间，第二电流镜电路串接在第二浮动偏置管的栅极与正电源端之间，第二电流镜电路受控于两个不同偏置电压。

16.根据权利要求15所述的高电源抑制比运算放大器，其特征在于，第二跟随器包括由两个二极管负载晶体管构成的跟随器电路，其中两个二极管负载晶体管在跟随器电路的连接关系为：第一个二极管负载晶体管的源极连接地；第一个二极管负载晶体管的栅极与漏极连接，并与第二个二极管负载晶体管的源极连接；第二个二极管负载晶体管的栅极与漏极连接，并与第二浮动偏置管的栅极连接；

17.根据权利要求11所述的高电源抑制比运算放大器，其特征在于，所述高电源抑制比运算放大器还包括ab类放大器，其中ab类放大器作为运算放大器的输出放大级，ab类放大器的差分输入端对应连接所述差分双端输出。

18.一种可编程增益放大器，其特征在于，包括：第一运算放大器、第二运算放大器、第一电阻、第二电阻和第三电阻，第一运算放大器和第二运算放大器均为如权利要求1-17中任意一项所述的高电源抑制比运算放大器；其中，第一运算放大器的正输入端作为对外的正输入端，第二运算放大器的正输入端作为对外的负输入端，第一电阻串接在第一运算放大器的负输入端与输出端之间，第二电阻串接在第二运算放大器的负输入端与输出端之间，第三电阻串接在第一运算放大器的负输入端和第二运算放大器的负输入端之间，第一运算放大器a1的输出端和第二运算放大器a2的输出端对应作为差分输出端。

19.一种模数转换器，包括模数转换电路，其特征在于，所述模数转换器还包括：信号放大前端，其中信号放大前端包括如权利要求1-17中任意一项所述的高电源抑制比运算放大器，所述运算放大器用于对待转化的模拟信号进行放大，并将放大后的模拟信号输入模数转换电路中；模数转换电路用于对放大后的信号进行数字化转换。

20.一种模数转换器，包括模数转换电路，其特征在于，所述模数转换器还包括：可编程增益放大前端，其中可编程增益放大前端包括如权利要求18所述的可编程增益放大器，所述可编程增益放大前端用于对待转化的模拟信号进行放大，并将放大后的模拟信号输入模数转换电路中；模数转换电路用于对放大后的信号进行数字化转换。

21.一种混合信号处理器，其特征在于，包括模数前端和数字处理单元，模数前端包括如权利要求19或20所述的模数转换器，所述数字处理单元用于对模数转换器输出的数字信号进行数字化处理，其中数字化处理包括以下至少一种辅助性处理来提高模数转换性能：增益修正，偏置修正，数字滤波。

技术总结
本申请提供一种混合处理器及模数转换器、可编程增益放大器、运算放大器，应用于集成电路、运算放大器及模数转换器技术领域，其中运算放大器的内部架构为基于折叠共源共栅放大器的架构作为前级输入放大电路，并利于该折叠共源共栅放大器的架构形成运算放大器的新架构，进而在新架构下，运算放大器具有高电源抑制比（PSRR），保证了运算放大器能够对小信号进行放大，提升了运算放大器对小信号放大性能，也方便运算放大器在各类集成电路中集成设计，有利于运算放大器在各类高要求的应用场合下使用，比如Σ‑△型模数转换器前端需要对微弱信号进行低噪声、低功耗前端放大的应用场合。

技术研发人员：李雯慧,李猛
受保护的技术使用者：上海芯鳍集成电路有限公司
技术研发日：
技术公布日：2024/12/5