一种运算单元及计算设备的制作方法

本申请涉及计算设备领域，尤其涉及具有信号占空比调节功能的运算单元及计算设备。

背景技术：

1、当前普遍采用多芯片串联的方式来处理大量数据的应用场景，在多芯片串联供电下的芯片间通信通常存在跨越电压域的信号通信场景，而跨越电压域会导致信号的占空比的偏移。

2、信号从高压域到低压域进行传输时，高压域输出的信号整体抬升一个固定的电压值，而低压域的判决电平并未发生抬升，因此低压域通过判决后的信号占空比偏高，即低电平脉宽变窄，高电平脉宽变宽。同理，信号从低压域到高压域进行传输时，低压域输出的信号没有发生整体抬升，而高压域的判决电平被抬升一个固定的电压值，因此高压域通过判决后的信号占空比偏低，即高电平脉宽变窄，低电平脉宽变宽。

3、目前常用的技术方案是在串联的芯片之间串接电阻结合调整io驱动的方法缓解占空比的偏移，或使用控制器和反馈接口对脉宽进行检查和监测得出修正的预期值，监测信号高低电平的脉宽变化，使用与门、或门、反相器等数字运算对信号进行不同时间长度的延迟补偿。

4、芯片之间串接电阻结合调整io驱动的方法只能缓解占空比的偏移，随着串联数量的增加，偏移仍会恶化。通过监测信号高低电平的脉宽变化，使用数字运算对信号进行延迟补偿的方法，该方案电路复杂，需要较多的反馈接口和控制电路，需要较多的延迟单元阵列实现对延迟的宽范围覆盖，用于需要考虑源同步等相关传输场景时会存在局限性，且会增加芯片功耗，芯片面积，芯片和封装成本增加。

5、因此，需要一种结构简单，无需反馈和监控电路，节省芯片面积，降低芯片功耗的，具有信号占空比调节、节省芯片面积，降低芯片功耗的的计算设备。

技术实现思路

1、为了解决上述问题，本申请公开一种运算单元，包括：多个处理模块，所述多个处理模块串联连接；至少一通信链路，设置于所述处理模块；一占空比调节电路，设置于所述通信链路上，用于对所述通信链路上的传输信号进行占空比调节；其中，所述占空比调节电路包括时序逻辑器件。

2、上述的运算单元，其中，所述时序逻辑器件为触发器。

3、上述的运算单元，其中，所述触发器为上升沿触发器或下降沿触发器。

4、上述的运算单元，其中，所述触发器为一级或多级触发器。

5、上述的运算单元，其中，所述触发器为d触发器。

6、上述的运算单元，其中，所述处理模块还包括：

7、一输入处理模块，进一步包括：

8、一输入端，用于接收一第一输入信号；

9、一输出端，用于输出一第一输出信号；

10、上述的运算单元，其中，所述时序逻辑器件进一步包括：

11、一第一输入端，用于接收一第二输入信号；

12、一第二输入端，用于接收一时钟信号；

13、一输出端，用于输出一第二输出信号。

14、上述的运算单元，其中，所述处理模块还包括：

15、一输出处理模块，进一步包括：

16、一输入端，用于接收一第三输入信号；

17、一输出端，用于输出一第三输出信号。

18、上述的运算单元，其中，所述处理模块还包括一内部电路，用于对信号进行运算和传输，包括一输入端，一输出端，所述内部电路设置于所述输入处理模块和所述输出处理模块之间。

19、其中，

20、所述内部电路的输入端电性连接所述输入处理模块的输出端，所述内部电路的输出端电性连接所述时序逻辑器件的所述第一输入端；或

21、所述内部电路的输入端电性连接所述时序逻辑器件的输出端，所述内部电路的输出端电性连接所述输出处理模块的输入端。

22、上述的运算单元，其中，所述通信链路设置于所述输入处理模块与所述输出处理模块之间。

23、上述的运算单元，其中，其特征在于，所述处理模块还包括：

24、一第一电压接口，用于给所述输入处理模块和所述输出处理模块提供参考低电压；

25、一第二电压接口，用于给所述输入处理模块和所述输出处理模块提供参考高电压。

26、上述的运算单元，其中，所述输入处理模块工作于第一电压域，所述输出处理模块工作于第二电压域，所述内部电路工作于第三电压域。

27、上述的运算单元，其中，所述处理模块还包括一时钟模块，用于产生所述时钟信号，所述时钟模块与所述时序逻辑器件电性连接。

28、上述的运算单元，其中，所述时钟信号的频率大于所述输入信号的频率。

29、上述的运算单元，其中，所述时钟信号的频率为所述输入信号的频率的2倍。

30、上述的运算单元，其中，所述时钟信号的占空比和所述第一输入信号的占空比相同。

31、本还申请公开一种计算设备，包括至少一如上所述的运算单元。

32、本申请公开的运算单元及计算设备，是依靠时序逻辑器件进行时钟采样，达到修正跨电压域信号传输时占空比偏移的目的，可以修正占空比，也不会改变数据的周期，可以大大简化占空比的优化逻辑，无需复杂的反馈和控制电路，更不需要刻意区分高电平或者低电平，实现在保持周期不变的前提下修正占空比。

技术特征：

1.一种运算单元，其特征在于，包括：

2.如权利要求1所述的运算单元，其特征在于，所述时序逻辑器件为触发器。

3.如权利要求2所述的运算单元，其特征在于，所述触发器为上升沿触发器或下降沿触发器。

4.如权利要求2所述的运算单元，其特征在于，所述触发器为一级或多级触发器。

5.如权利要求2所述的运算单元，其特征在于，所述触发器为d触发器。

6.如权利要求1所述的运算单元，其特征在于，所述处理模块还包括：

7.如权利要求6所述的运算单元，其特征在于，所述时序逻辑器件进一步包括：

8.如权利要求7所述的运算单元，其特征在于，所述处理模块还包括：

9.如权利要求8所述的运算单元，其特征在于，所述处理模块还包括一内部电路，用于对信号进行运算或传输，包括一输入端，一输出端，所述内部电路设置于所述输入处理模块和所述输出处理模块之间。

10.如权利要求9所述的运算单元，其特征在于，其中，

11.如权利要求8所述的运算单元，其特征在于，所述通信链路设置于所述输入处理模块与所述输出处理模块之间。

12.如权利要求8所述的运算单元，其特征在于，所述处理模块还包括：

13.如权利要求9所述的运算单元，其特征在于，所述输入处理模块工作于第一电压域，所述输出处理模块工作于第二电压域，所述内部电路工作于第三电压域。

14.如权利要求1所述的运算单元，其特征在于，所述处理模块还包括一时钟模块，用于产生时钟信号，所述时钟模块与所述时序逻辑器件电性连接。

15.如权利要求14所述的运算单元，其特征在于，所述时钟信号的频率大于所述传输信号的频率。

16.如权利要求15所述的运算单元，其特征在于，所述时钟信号的频率为所述传输信号的频率的2倍。

17.一种计算设备，包括至少一如权利要求1至16任一项所述的运算单元。

技术总结
本申请关于一种运算单元及计算设备，包括多个串联连接的处理模块，至少一通信链路，设置于所述处理模块，一信号占空比调节电路，设置于所述通信链路上，用于对所述通信链路上的传输信号进行占空比调节，其中，所述信号占空比调节电路包括时序逻辑器件，用于解决在跨电压域传输时的信号占空比偏移问题。

技术研发人员：蔡天昊,卢战勇,陈京好,张楠赓
受保护的技术使用者：北京嘉楠捷思信息技术有限公司
技术研发日：20240305
技术公布日：2024/12/5