半导体结构及其形成方法与流程

本发明涉及半导体制造，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、电压控制型功率器件是一种通过控制电压来实现功率控制的电子器件，常用于电源供应中的ac/dc（alternating curren/ direct current）转换、dc/dc（direct current/direct current）转换以及电压调节中。

2、如何降低电压控制型功率器件的导通电阻，是值得讨论的问题。

技术实现思路

1、有鉴于此，本发明实施例提供了一种半导体结构及其形成方法，能够降低半导体结构的导通电阻。

2、为解决上述技术问题，本发明实施例提供了一种半导体结构的形成方法。半导体结构的形成方法包括：

3、提供基底；

4、形成多个第一栅极结构，所述多个第一栅极结构间隔设置于所述基底；

5、在所述基底内形成漂移区以及体区，所述漂移区与所述体区邻接，其中，所述第一栅极结构的部分结构位于所述体区内；

6、在所述基底内形成源区和漏区，所述源区位于所述体区内，所述漏区位于所述漂移区内，所述源区和所述漏区位于所述第一栅极结构的两侧。

7、可选地，形成多个第一栅极结构之前，所述方法还包括：

8、在所述基底表面刻蚀形成第一沟槽；

9、形成多个第一栅极结构，包括：

10、在所述第一沟槽的侧壁表面以及底部表面覆盖所述第一栅极结构的第一栅介质层；

11、对所述第一沟槽进行填充形成所述第一栅极结构的第一栅极主体；

12、在所述第一栅极主体及所述第一栅介质层表面覆盖所述第一栅极结构的第一栅极延长部。

13、可选地，在覆盖所述第一栅极延长部之前，所述方法还包括：

14、对所述基底进行离子注入形成所述第一栅极结构的第一栅介质延长部；

15、其中，所述第一栅介质延长部与所述第一栅介质层邻接，且位于所述第一栅介质层邻近所述漏区的一侧，所述第一栅介质延长部邻近所述漏区的一端位于所述漂移区内。

16、可选地，在覆盖所述第一栅极延长部之前，所述方法还包括：

17、对所述半导体结构进行退火处理。

18、可选地，各个第一栅极结构的第一栅介质延长部与所述漏区之间均具有间距，其中，相邻的第一栅极结构对应的间距不同。

19、可选地，所述第一栅极延长部还覆盖所述第一栅介质延长部，所述第一栅极延长部邻近所述漏区的端部位于所述漂移区上方。

20、可选地，相邻第一栅极结构的第一栅极延长部与所述漏区的间距不同。

21、可选地，在所述基底表面刻蚀形成第一沟槽之前，所述方法还包括：

22、在所述基底表面刻蚀形成第二沟槽，所述第二沟槽位于所述源区远离所述漏区的一侧，且所述第二沟槽槽底的深度大于所述源区底面的深度，所述第二沟槽与所述源区邻接。

23、可选地，在形成所述第一栅极结构的过程中，所述方法还包括：

24、在所述第二沟槽侧壁表面以及底部表面覆盖第二栅极结构的第二栅介质层；

25、对所述第二沟槽进行填充形成所述第二栅极结构的第二栅极主体，以得到所述第二栅极结构。

26、可选地，在所述基底内形成体区之前，所述方法还包括：

27、在所述基底内形成深阱掺杂区，所述深阱掺杂区的掺杂类型与所述漂移区一致，且掺杂浓度大于所述漂移区，所述深阱掺杂区与所述第二栅极结构和所述漂移区分别邻接；

28、其中，所述体区与所述深阱掺杂区的掺杂类型不同，且所述体区覆盖所述深阱掺杂区，所述源区与所述深阱掺杂区间隔设置。

29、可选地，所述半导体结构的形成方法还包括：

30、在所述源区内形成抽取区，所述抽取区底面覆盖所述体区，所述抽取区的掺杂类型与所述体区一致，且掺杂浓度大于所述体区。

31、为解决上述技术问题，本发明实施例提供了一种半导体结构。半导体结构包括：

32、基底；

33、多个第一栅极结构，所述多个第一栅极结构间隔设置于所述基底；

34、漂移区，所述漂移区位于所述基底内；

35、体区，所述体区位于所述漂移区内，且与所述漂移区邻接，其中，所述第一栅极结构的部分结构位于所述体区内；

36、源区，所述源区位于所述体区内；

37、漏区，所述漏区位于所述漂移区，所述源区和所述漏区位于所述第一栅极结构的两侧。

38、可选地，所述基底表面具有第一沟槽；

39、所述第一栅极结构包含：

40、第一栅介质层，所述第一栅介质层覆盖所述第一沟槽侧壁表面以及底部表面；

41、第一栅极主体，所述第一栅极主体位于所述第一沟槽内；

42、第一栅极延长部，所述第一栅极延长部覆盖所述第一栅极主体及所述第一栅介质层表面。

43、可选地，所述第一栅极结构还包括：

44、第一栅介质延长部，所述第一栅介质延长部与所述第一栅介质层邻接，且位于所述第一栅介质层邻近所述漏区的一侧，所述第一栅介质延长部邻近所述漏区的一端位于所述漂移区内。

45、可选地，各个第一栅极结构的第一栅介质延长部与所述漏区之间均具有间距，其中，相邻的第一栅极结构对应的间距不同。

46、可选地，所述第一栅极延长部还覆盖所述第一栅介质延长部，所述第一栅极延长部邻近所述漏区的端部位于所述漂移区上方。

47、可选地，相邻第一栅极结构的第一栅极延长部与所述漏区的间距不同。

48、可选地，所述基底表面具有第二沟槽，所述第二沟槽位于所述源区远离所述漏区的一侧，且所述第二沟槽槽底的深度大于所述源区底面的深度，所述第二沟槽与所述源区邻接；

49、所述半导体结构还包括第二栅极结构，所述第二栅极结构包含：

50、第二栅介质层，所述第二栅介质层位于所述第二沟槽侧壁以及槽底表面；

51、第二栅极主体，所述第二栅极主体位于所述第二沟槽内。

52、可选地，所述半导体结构还包括：

53、深阱掺杂区，所述深阱掺杂区位于所述基底内；

54、所述深阱掺杂区的掺杂类型与所述漂移区一致，且掺杂浓度大于所述漂移区，所述深阱掺杂区与所述第二栅极结构和所述漂移区分别邻接；

55、所述体区与所述深阱掺杂区的掺杂类型不同，且所述体区覆盖所述深阱掺杂区，所述源区与所述深阱掺杂区间隔设置。

56、可选地，所述半导体结构还包括：

57、抽取区，所述抽取区位于所述源区内，所述抽取区底面覆盖所述体区，所述抽取区的掺杂类型与所述体区一致，且掺杂浓度大于所述体区。

58、与现有技术相比，本发明实施例的技术方案具有以下有益效果：

59、在基底形成多个第一栅极结构，在基底内形成漂移区以及体区，在体区形成源区，在漂移区形成漏区，通过间隔设置多个第一栅极结构以及将第一栅极结构的部分结构设置于体区内，能够在相邻第一栅极结构之间的体区形成导通沟道，通过调整第一栅极结构在所述体区内的部分结构的深度，能够增加导通沟道的横截面面积，从而能够降低半导体结构的导通电阻。

60、进一步地，相邻第一栅极结构间的基底内形成有半导体结构的导通沟道，将第一栅极主体设置于基底内，能够优化第一栅极主体加压时形成于第一栅极结构表面上的导通沟道分布，提升第一栅极结构表面上的导通沟道的厚度沿垂直于基底表面方向上的均一性，从而能够提升导通沟道的横截面面积，降低半导体结构的导通电阻。

61、进一步地，相邻第一栅介质延长部与漏区的间距不同，能够增加相邻第一栅介质延长部的端部的间距，从而能够降低第一栅介质延长部的端部处电场尖峰叠加的强度，进而能够降低在第一栅介质延长部的端部处击穿的几率。

62、进一步地，相邻第一栅极延长部与漏区的间距不同，能够增加相邻第一栅极延长部的端部的间距，从而能够降低第一栅极延长部的端部下方漂移区对应位置处电场尖峰叠加的强度，进而能够降低在第一栅介质延长部的端部处击穿的几率。

63、进一步地，源区位于第一栅极结构和第二栅极结构之间，且与第一栅极结构和第二栅极结构分别邻接，源区底面的深度小于深阱掺杂区的深度，且源区与深阱掺杂区间隔设置。对第一栅极结构施加的电压，相邻第一栅极结构之间的区域内形成由第一栅极结构控制的导通沟道，导通沟道与漂移区共同连通源区和漏区；对第二栅极结构施加的电压，源区下方邻接第二栅极结构的体区表面形成垂直于基底表面方向的导通沟道，导通沟道连接源区和深阱掺杂区，也就意味着，上述设置能够增加半导体结构内导通沟道的数量，因而能够进一步降低半导体结构的导通电阻。

技术特征：

1.一种半导体结构的形成方法，其特征在于，包括：

2.根据权利要求1所述的形成方法，其特征在于，形成多个第一栅极结构之前，所述方法还包括：

3.根据权利要求2所述的形成方法，其特征在于，在覆盖所述第一栅极延长部之前，所述方法还包括：

4.根据权利要求3所述的形成方法，其特征在于，在覆盖所述第一栅极延长部之前，所述方法还包括：

5.根据权利要求3所述的形成方法，其特征在于，各个第一栅极结构的第一栅介质延长部与所述漏区之间均具有间距，其中，相邻的第一栅极结构对应的间距不同。

6.根据权利要求3所述的形成方法，其特征在于，所述第一栅极延长部还覆盖所述第一栅介质延长部，所述第一栅极延长部邻近所述漏区的端部位于所述漂移区上方。

7.根据权利要求6所述的形成方法，其特征在于，相邻第一栅极结构的第一栅极延长部与所述漏区的间距不同。

8.根据权利要求2所述的形成方法，其特征在于，在所述基底表面刻蚀形成第一沟槽之前，所述方法还包括：

9.根据权利要求8所述的形成方法，其特征在于，在形成所述第一栅极结构的过程中，所述方法还包括：

10.根据权利要求9所述的形成方法，其特征在于，在所述基底内形成体区之前，所述方法还包括：

11.根据权利要求1所述的形成方法，其特征在于，还包括：

12.一种半导体结构，其特征在于，包括：

13.根据权利要求12所述的半导体结构，其特征在于，所述基底表面具有第一沟槽；

14.根据权利要求13所述的半导体结构，其特征在于，所述第一栅极结构还包括：

15.根据权利要求14所述的半导体结构，其特征在于，各个第一栅极结构的第一栅介质延长部与所述漏区之间均具有间距，其中，相邻的第一栅极结构对应的间距不同。

16.根据权利要求14所述的半导体结构，其特征在于，所述第一栅极延长部还覆盖所述第一栅介质延长部，所述第一栅极延长部邻近所述漏区的端部位于所述漂移区上方。

17.根据权利要求16所述的半导体结构，其特征在于，相邻第一栅极结构的第一栅极延长部与所述漏区的间距不同。

18.根据权利要求12所述的半导体结构，其特征在于，所述基底表面具有第二沟槽，所述第二沟槽位于所述源区远离所述漏区的一侧，且所述第二沟槽槽底的深度大于所述源区底面的深度，所述第二沟槽与所述源区邻接；

19.根据权利要求18所述的半导体结构，其特征在于，还包括：

20.根据权利要求13所述的半导体结构，其特征在于，还包括：

技术总结
本发明提供一种半导体结构及其形成方法，其中，半导体结构的形成方法包括：提供基底；形成多个第一栅极结构，所述多个第一栅极结构间隔设置于所述基底；在所述基底内形成漂移区以及体区，所述漂移区与所述体区邻接，其中，所述第一栅极结构的部分结构位于所述体区内；在所述基底内形成源区和漏区，所述源区位于所述体区内，所述漏区位于所述漂移区内，所述源区和所述漏区位于所述第一栅极结构的两侧。采用上述技术方案，能够降低半导体结构的导通电阻。

技术研发人员：王爽,许凯,吴永玉,高大为
受保护的技术使用者：浙江创芯集成电路有限公司
技术研发日：
技术公布日：2024/12/5