PCIE链路状态监测方法、装置、芯片及电子设备与流程

本公开涉及通信，特别涉及一种pcie链路状态监测方法、装置、芯片及电子设备。

背景技术：

1、pcie(peripheral component interconnect express，高速串行计算机扩展总线标准)的链路状态主要由内部ltssm(link training and status state machine，链路训练与状态机)控制，ltssm位于pcie控制器的物理层，是pcie链路在上电后进行链路初始化以及控制的重要组件。在链路初始化和训练过程中，由ltssm来引导完成pcie设备识别、速率协商、电源管理、复位、链路位宽通道序列协商等工作，且该过程由硬件自动完成，不需要软件参与。pcie链路训练和初始化完成后，ltssm的状态及其状态跳转与pcie的链路、运行速率、复位以及电源状态等都有较为密切的关系，它直接反应了pcie的工作状态。因此，通过ltssm我们可以很快了解到当前pcie链路和物理层的信息，对pcie的调试和定位有着非常重要的作用。此外，ltssm的功耗状态切换可能导致ltssm发生死锁，进而导致整个链路发生故障。因此，ltssm在正常的工作过程中也仍需被实时监控。

2、相关技术中，是将ltssm的状态信号通过端口送至芯片的i/o(输入/输出)引脚，并连接示波器，利用示波器观察ltssm的工作状态。该方案需要占用本就较为紧张的芯片i/o引脚，同时还需要外部设备和环境支持，有一定的使用限制。

技术实现思路

1、本公开提供一种pcie链路状态监测方法、装置、芯片及电子设备。

2、第一方面，本公开实施例提供一种pcie链路状态监测方法，应用于高速串行计算机扩展总线标准pcie链路状态监测装置，所述pcie链路状态监测装置所属的芯片还包括中央处理器cpu和包括链路训练状态机ltssm的pcie控制器，所述方法包括：

3、接收所述ltssm上报的状态信息，并存储所述状态信息；

4、在根据所述状态信息确定所述ltssm从低功耗状态切换至正常工作状态的情况下，启动预设第一计时器；

5、在所述预设第一计时器的第一计时时长内未成功从低功耗状态切换至正常工作状态的情况下，向所述cpu上报中断，所述中断用于触发所述cpu指示所述软件控制器控制所述ltssm复位到链路重复训练状态。

6、第二方面，本公开实施例提供一种pcie链路状态监测装置，包括存储器、处理器；所述存储器存储有能被所述处理器执行的计算机程序，所述计算机程序被所述处理器执行时实现所述的pcie链路状态监测方法。

7、第三方面，本公开实施例提供一种芯片，包括中央处理器cpu、包括链路训练状态机ltssm的pci总线和如前所述的pcie链路状态监测装置，所述pcie链路状态监测模块与所述ltssm和所述cpu电连接。

8、第四方面，本公开实施例提供一种电子设备，其包括控制器和如前所述的芯片，所述控制器与所述pcie链路状态监测装置电连接。

9、本公开实施例中的pcie链路状态监测方法，应用于pcie链路状态监测装置，pcie链路状态监测装置所属的芯片还包括cpu和包括ltssm的pcie控制器，所述方法包括：接收ltssm上报的状态信息，并存储状态信息；在根据状态信息确定ltssm从低功耗状态切换至正常工作状态的情况下，启动预设第一计时器；在预设第一计时器的第一计时时长内未成功从低功耗状态切换至正常工作状态的情况下，向cpu上报中断，以便cpu指示软件控制器控制ltssm复位到链路重复训练状态；通过在芯片内部设置pcie链路状态监测装置记录ltssm的状态，能够合理利用芯片资源，并保留ltssm的历史状态信息，便于后续进行状态切换异常分析；实时监测ltssm的状态，在ltssm发生状态切换异常时及时上报并及时将ltssm复位，保证pcle链路正常运行。

技术特征：

1.一种pcie链路状态监测方法，应用于高速串行计算机扩展总线标准pcie链路状态监测装置，所述pcie链路状态监测装置所属的芯片还包括中央处理器cpu和包括链路训练状态机ltssm的pcie控制器，所述方法包括：

2.根据权利要求1所述的方法，其中，所述低功耗状态包括软件驱动的电源管理pm状态和动态电源管理aspm状态，所述根据所述状态信息确定所述ltssm从低功耗状态切换至正常工作状态，包括：

3.根据权利要求1所述的方法，其中，所述方法还包括：

4.根据权利要求3所述的方法，其中，所述验证所述ltssm进入低功耗状态的合法性，包括：

5.根据权利要求1所述的方法，其中，所述方法还包括：

6.根据权利要求5所述的方法，其中，所述pcie链路状态监测装置的电源与所述pcie控制器的电源为不同的电源，所述启动预设第二计时器之后，所述方法还包括：

7.根据权利要求1-6任一项所述的方法，其中，在所述预设第一计时器的第一计时时长内未成功从低功耗状态切换至正常工作状态的情况下，向所述cpu上报中断之后，和/或，在所述预设第二计时器的第二计时时长内未成功切换至正常工作状态的情况下，向所述cpu上报所述中断之后，所述方法还包括：

8.一种pcie链路状态监测装置，其包括存储器、处理器；所述存储器存储有能被所述处理器执行的计算机程序，所述计算机程序被所述处理器执行时实现权利要求1至7中任意一项所述的pcie链路状态监测方法。

9.一种芯片，其包括中央处理器cpu、包括链路训练状态机ltssm的pcie控制器和如权利要求8所述的pcie链路状态监测装置，所述pcie链路状态监测装置与所述ltssm和所述cpu电连接。

10.一种电子设备，其包括软件控制器和如权利要求9所述的芯片，所述软件控制器与所述pcie链路状态监测装置电连接。

技术总结
本公开提供了一种PCI E链路状态监测方法，应用于PCI E链路状态监测装置，PCI E链路状态监测装置所属的芯片还包括CPU和包括LTSSM的PCI E控制器，所述方法包括：接收LTSSM上报的状态信息，并存储状态信息；在根据状态信息确定LTSSM从低功耗状态切换至正常工作状态的情况下，启动预设第一计时器；在预设第一计时器的第一计时时长内未成功从低功耗状态切换至正常工作状态的情况下，向CPU上报中断，以便CPU指示软件控制器控制LTSSM复位到链路重复训练状态，能够合理利用芯片资源，并保留历史状态信息，保证PCLE链路正常运行。本公开还提供一种PCI E链路状态监测装置、芯片及电子设备。

技术研发人员：陈立金
受保护的技术使用者：深圳市中兴微电子技术有限公司
技术研发日：
技术公布日：2024/12/5