非交叠时钟信号产生电路及片上系统的制作方法

本申请涉及集成电路，例如涉及一种非交叠时钟信号产生电路及片上系统。

背景技术：

1、随着集成电路的不断发展和进步，产品对芯片性能需求越来越高，从而对时钟电路、控制电路的要求越来越精确。在驱动电路、开关电容电路等应用场景下，通常需要两个或多个不同相位的时钟信号对晶体管进行控制。对于驱动电路，以同步dc-dc变换器为例。如果直接使用pwm（pulse width modulation，脉冲宽度调制）控制信号对功率开关进行控制，可能会出现开关管和整流管同时导通的现象，从而导致电源到地之间发生短路，产生较大的功耗。对于开关电容电路，以电荷泵电路为例。如果控制电路存在时钟交叠，则会导致时钟馈通等非理想现象。因此，一般通过非交叠时钟信号产生电路来对控制信号进行处理，产生一段死区时间，使得被控晶体管在死区时间内均不导通，避免上述非理想现象的发生。

2、相关技术公开一种非交叠时钟电路，包括：接收电路用于基于所述外部时钟信号及所述差分信号，生成主时钟信号及参考信号；复位信号产生电路用于基于所述主时钟信号对所述参考信号进行采样后生成复位信号；多相位时钟产生电路用于基于所述复位信号对所述主时钟信号进行多次采样并复位后，生成多个单相位时钟信号；非交叠时钟产生电路用于对多个单相位时钟信号合并整形后，生成对应的多相位非交叠时钟信号。

3、在实现本公开实施例的过程中，发现相关技术中至少存在如下问题：

4、相关技术的非交叠时钟信号产生电路需要大量的逻辑电路，导致电路规模大、结构复杂、芯片面积增大。

技术实现思路

1、为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。

2、本公开实施例提供一种非交叠时钟信号产生电路及片上系统，以提供结构简单、规模较小的非交叠时钟信号产生电路，从而减小芯片的面积。

3、在一些实施例中，所述用非交叠时钟信号产生电路，包括：输入信号，包括时钟输入信号和充电电流；多个晶体管开关，分别通过数字逻辑电路与输入时钟信号连接，且与充电电流连接；晶体管开关的开关状态受控于经数字逻辑电路处理的时钟输入信号；多个电容，与晶体管开关一一对应连接，在晶体管开关依次受控导通或关断时，电容放电或电容由充电电流充电，以产生多个非交叠时钟信号。

4、在一些实施例中，所述片上系统包括：如前述的非交叠时钟信号产生电路。

5、本公开实施例提供的非交叠时钟信号产生电路及片上系统，可以实现以下技术效果：

6、本公开实施例利用晶体管开关控制充电电流给电容充放电。通过充放电时间实现时钟信号的延时，产生非交叠时钟信号。且电路通过少量的数字逻辑电路实现较长的非交叠时间，减小了电路面积且降低了成本。

7、以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。

技术特征：

1.一种非交叠时钟信号产生电路，其特征在于，包括：

2.根据权利要求1所述的电路，其特征在于，晶体管开关包括：

3.根据权利要求1所述的电路，其特征在于，充电电流为零温度系数电流的镜像电流，零温度系数电流是带隙基准模块产生的。

4.根据权利要求3所述的电路，其特征在于，充电电流iref和零温度系数电流iztc之间满足以下关系：

5.根据权利要求3所述的电路，其特征在于，充电电流是通过电流镜电路产生，电流镜电路包括：

6.根据权利要求1至5任一项所述的电路，其特征在于，还包括：

7.根据权利要求6所述的电路，其特征在于，在非交叠时钟信号为两个的情况下，整形电路包括：

8.一种非交叠时钟信号产生电路，其特征在于，包括：

9.根据权利要求8所述的电路，其特征在于，

10.一种片上系统，其特征在于，包括如权利要求1至9任一项所述的非交叠时钟信号产生电路。

技术总结
本申请涉及集成电路技术领域，公开一种非交叠时钟信号产生电路，包括：输入信号，包括时钟输入信号和充电电流；多个晶体管开关，分别通过数字逻辑电路与输入时钟信号连接，且与充电电流连接；晶体管开关的开关状态受控于经数字逻辑电路处理的时钟输入信号；多个电容，与晶体管开关一一对应连接，在晶体管开关依次受控导通或关断时，电容放电或电容由充电电流充电，以产生非交叠时钟信号。该电路利用晶体管开关控制充电电流给电容充放电。通过充放电时间实现时钟信号的延时，产生非交叠时钟信号。电路通过少量的数字逻辑电路实现较长的非交叠时间，减小了电路面积且降低了成本。本申请还公开一种片上系统。

技术研发人员：孙志亮,朱永成,黄金煌
受保护的技术使用者：北京紫光青藤微系统有限公司
技术研发日：
技术公布日：2024/12/5