一种去偏移电路的制作方法

本发明涉及电路设计，特别是涉及一种去偏移电路。

背景技术：

1、去偏移(de-skew)电路是芯片中的常用模块，去偏移电路通过调节信号延迟来保证整体时序及功能正确。现有技术中，去偏移电路通常是采用纯粹的cmos门级电路延迟来实现，例如采用反相器实现去偏移电路。

2、但是，在上述去偏移电路的实现方式中，cmos门级电路对应的延时会随着芯片内部电源电压和温度的变化而变化，这种延时变化而导致的不确定性，会给系统设计和应用带来很大挑战，成为制约芯片可靠性和速度提升的瓶颈。

3、因此，如何降低芯片内部电压波动和温度漂移对去偏移电路的延迟的影响，从而提高去偏移电路延迟的稳定性成为了亟待解决的问题。

技术实现思路

1、针对上述技术问题，本发明采用的技术方案为：

2、一种去偏移电路，所述去偏移电路包括：m个去偏移单元{a1，a2，…，am，…，am}、n个第二反相器{b1，b2，…，bn，…，bn}，其中，am为第m个去偏移单元，a1的输入端用于接收初始信号，ai的输入端与ai-1的输出端连接，i为[2,m]范围内的整数。

3、am包括第一反相器cm和延迟电路dm，c1的输入端用于接收所述初始信号，c1的输出端与d1的输入端连接，ci的输入端与di-1的输出端连接，di的输入端与ci的输出端连接。

4、b1的输入端与am的输出端连接，bj的输入端与bj-1的输出端连接，j为[2，n]范围内的整数，bn的输出端用于输出目标信号。

5、本发明与现有技术相比具有明显的有益效果，借由上述技术方案，本发明提供的一种去偏移电路可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：

6、本发明提供了一种去偏移电路，所述去偏移电路包括：m个去偏移单元{a1，a2，…，am，…，am}、n个第二反相器{b1，b2，…，bn，…，bn}，其中，am为第m个去偏移单元，a1的输入端用于接收初始信号，ai的输入端与ai-1的输出端连接，i为[2,m]范围内的整数，am包括第一反相器cm和延迟电路dm，c1的输入端用于接收所述初始信号，c1的输出端与d1的输入端连接，ci的输入端与di-1的输出端连接，di的输入端与ci的输出端连接，b1的输入端与am的输出端连接，bj的输入端与bj-1的输出端连接，j为[2，n]范围内的整数，bn的输出端用于输出目标信号。

7、可知，在传统cmos门级延迟电路的基础上，仅需要插入不受电压和温度影响的延迟电路，就可以有效抑制通路总体延迟随电源温度变化的变化幅度，降低芯片内部电压波动和温度漂移对去偏移电路的延迟的影响，从而提高去偏移电路延迟的稳定性，同时无需特殊的工艺步骤以及额外的控制时序和电路，易于实现。

技术特征：

1.一种去偏移电路，其特征在于，所述去偏移电路包括：m个去偏移单元{a1，a2，…，am，…，am}、n个第二反相器{b1，b2，…，bn，…，bn}，其中，am为第m个去偏移单元，a1的输入端用于接收初始信号，ai的输入端与ai-1的输出端连接，i为[2,m]范围内的整数；

2.根据权利要求1所述的去偏移电路，其特征在于，所述延迟电路dm包括电阻em和电容fm；

3.根据权利要求2所述的去偏移电路，其特征在于，fm为金属层电容，所述去偏移电路设置于预设芯片上，所述预设芯片包括第一电路层和第二电路层，cm、em和fm位于所述第一电路层或者cm、em和fm位于所述第二电路层。

4.根据权利要求3所述的去偏移电路，其特征在于，fm位于所述第一电路层，cm、em位于所述第二电路层。

5.根据权利要求2所述的去偏移电路，其特征在于，所述去偏移电路还包括地线和电源线；

6.根据权利要求1所述的去偏移电路，其特征在于，当m为奇数且所述目标信号与所述初始信号同相时，n为1；

7.根据权利要求1所述的去偏移电路，其特征在于，单个第一反相器对应的延时为t1，单个第二反相器对应的延时也为t1，单个延迟电路对应的延时为t2；

8.根据权利要求7所述的去偏移电路，其特征在于，t2＝r×t1，其中，r为延时倍率且r为正数。

技术总结
本申请涉及电路设计技术领域，特别是涉及一种去偏移电路，电路包括：M个去偏移单元、N个第二反相器，a<subgt;1</subgt;的输入端用于接收初始信号，a<subgt;i</subgt;的输入端与a<subgt;i‑1</subgt;的输出端连接，a<subgt;m</subgt;包括第一反相器c<subgt;m</subgt;和延迟电路d<subgt;m</subgt;，c<subgt;1</subgt;的输入端用于接收初始信号，c<subgt;1</subgt;的输出端与d<subgt;1</subgt;的输入端连接，c<subgt;i</subgt;的输入端与d<subgt;i‑1</subgt;的输出端连接，d<subgt;i</subgt;的输入端与c<subgt;i</subgt;的输出端连接，b<subgt;1</subgt;的输入端与a<subgt;M</subgt;的输出端连接，b<subgt;j</subgt;的输入端与b<subgt;j‑1</subgt;的输出端连接，b<subgt;N</subgt;的输出端用于输出目标信号，在传统CMOS门级延迟电路的基础上，仅需要插入不受电压和温度影响的延迟电路，就可以有效抑制通路总体延迟随电源温度变化的变化幅度，从而提高去偏移电路延迟的稳定性。

技术研发人员：赵海波,卢文才,刘磊
受保护的技术使用者：南京启见半导体科技有限公司
技术研发日：
技术公布日：2024/12/5