数字控制振荡器、锁相环、芯片、设备及调整方法与流程

本技术属于电子电路领域，具体涉及一种数字控制振荡器、锁相环、soc芯片、电子设备及芯片时钟信号的调整方法。

背景技术：

1、在soc(system on chip，片上系统)芯片中，经常会出现动态负载调整，负载变化会导致电源电压产生突变，比如负载突然增加会导致电压突降。这个突降电压发生时，如果不降低芯片工作频率，可能会发生时序违例导致芯片功能异常。如图1所示，vdd是芯片工作过程中的实时电压，vmin是芯片在某一频率下的最低电压，低于这个电压，芯片数字电路时序可能会违例，进而导致芯片工作异常。图1中t1时刻芯片负载信号突然增加，导致芯片电压突然下降并低于vmin，如果此时芯片频率还是维持不变，那么芯片工作将会异常，直到t2时刻芯片电压恢复到vmin以上。

技术实现思路

1、鉴于此，本技术的目的在于提供一种数字控制振荡器、锁相环、soc芯片、电子设备及芯片时钟信号的调整方法，以改善电路的电源电压突降时引发的时序违例问题。

2、本技术的实施例是这样实现的：

3、第一方面，本技术实施例提供了一种数字控制振荡器，包括：振荡电路以及压降检测控制电路；振荡电路，被配置为将输入自身的数字信号转换为模拟信号，并产生频率与所述模拟信号正相关的时钟信号；压降检测控制电路，与所述振荡电路连接，所述压降检测控制电路被配置为在检测到输入自身的电源电压小于参考电压时，控制所述振荡电路降低所述时钟信号的频率。

4、在上述实施例中，通过在数字控制振荡器中新增与振荡电路连接的压降检测控制电路，以便在检测到输入自身的电源电压小于参考电压时，控制振荡电路降低时钟信号的频率，从而改善电路的电源电压突降，如低于参考电压时引发的时序违例问题。

5、结合第一方面实施例的一种可能的实施方式，所述压降检测控制电路，包括：压降检测电路以及控制电路；压降检测电路，被配置为将所述电源电压与所述参考电压进行比较，得到比较结果，并根据所述比较结果输出数字控制信号；控制电路，与所述压降检测电路和所述振荡电路连接，所述控制电路，被配置为响应所述数字控制信号调整所述时钟信号的频率，其中，当所述电源电压小于所述参考电压时降低所述时钟信号的频率。

6、在上述实施例中，利用压降检测电路根据比较结果输出数字控制信号，利用控制电路来响应数字控制信号调整所述时钟信号的频率，在实现预期目的的同时，可以降低电路的设计难度。

7、结合第一方面实施例的一种可能的实施方式，所述数字控制信号包括m位二进制信号，m为大于等于1的整数；所述控制电路包括：并联的m路开关电路，每一路开关电路均与所述压降检测电路和所述振荡电路连接；每一路开关电路具有闭合或断开状态，受所述m位二级制信号中的一位二进制信号控制；其中，所述时钟信号的频率与处于导通状态的所述开关电路的数量相关，当所述开关电路闭合时降低所述振荡电路中的振荡器的输入信号，进而降低所述振荡电路输出的时钟信号的频率。

8、在上述实施例中，利用并联的m路开关电路，通过改变开关电路的状态(具有闭合或断开状态)，从而实现对输入振荡电路中的振荡器的输入信号的调节，进而控制振荡电路输出的时钟信号的频率，可以在实现其目的的同时，降低电路成本，并且使得在电源电压小于参考电压的期间时钟信号的频率变化量可量化。

9、结合第一方面实施例的一种可能的实施方式，所述振荡电路，包括：基准电源、数字模拟转换器、振荡器；基准电源被配置为产生基准电流；数字模拟转换器，与所述基准电源连接，所述数字模拟转换器被配置为基于所述基准电流将输入自身的数字信号转换为模拟电流；振荡器，与所述数字模拟转换器的输出端连接，所述振荡器被配置为输出频率与所述模拟电流正相关的所述时钟信号，其中，当所述电源电压小于所述参考电压时，所述压降检测控制电路降低所述模拟电流。

10、在上述实施例中，通过设置基准电源，使得转换后的模拟电流与基准电流和输入的数字信号相关，便于控制控制振荡电路输出的时钟信号的频率。

11、第二方面，本技术实施例还提供了一种锁相环，包括：如上述第一方面实施例和/或结合第一方面实施例的任一种可能的实施方式提供的数字控制振荡器、时间数字转换器、数字滤波器以及分频器；时间数字转换器，被配置为接收输入时钟与参考时钟，并检测所述输入时钟与所述参考时钟的相位差；数字滤波器，与所述数字控制振荡器、所述时间数字转换器连接，所述数字滤波器被配置为对所述时间数字转换器输出的数字信号进行滤波，并将滤波后的数字信号输出给所述数字控制振荡器；分频器，与所述数字控制振荡器、所述时间数字转换器连接，所述分频器被配置为对所述数字控制振荡器输出的时钟信号进行分频，产生所述参考时钟。

12、在上述实施例中，通过在数字控制振荡器中引入压降检测控制电路，以便在检测到输入自身的电源电压小于参考电压时，控制振荡电路降低时钟信号的频率，从而改善电路的电源电压突降，如低于参考电压时引发的时序违例问题，并且通过设置时间数字转换器、数字滤波器以及分频器，可以将锁相环的输出频率锁定在fbclk的频率*h，h为分频器的分频比，以提高时钟信号的稳定性。

13、结合第二方面实施例的一种可能的实施方式，所述分频器、所述数字控制振荡器还用于与时钟控制器连接；所述数字控制振荡器，还被配置为将目标参数发给所述时钟控制器，其中，所述目标参数与在所述电源电压小于所述参考电压的期间所述时钟信号的频率变化量相关；所述分频器，还被配置为响应所述时钟控制器的控制，调整自身的分频比；其中，所述时钟控制器根据所述目标参数、所述输入时钟的频率和单位参数的频率变化量，调整所述分频器的分频比，以在所述电源电压大于等于所述参考电压时防止所述时钟信号的频率大于目标频率。

14、在上述实施例中，利用时钟控制器根据目标参数、输入时钟的频率和单位参数的频率变化量，来调整分频器的分频比，以在电源电压大于等于参考电压时防止时钟信号的频率大于目标频率(如fref*h，fref为输入时钟的频率，h为锁相环锁定时分频器的分频比)，而出现时序问题。

15、结合第二方面实施例的一种可能的实施方式，所述锁相环还包括：切换电路，包含控制端、输出端和两个输入端；所述数字滤波器通过所述切换电路的其中一个输入端与所述数字控制振荡器，所述切换电路的另一个输入端用于连接第三方设备，以通过所述第三方设备来测量所述单位参数的频率变化量。

16、在上述实施例中，通过新增切换电路，使得可以通过第三方设备(包括但不限于锁频控制器)来测量单位参数的频率变化量，为后续在电源电压恢复时，调整分频器的分频比提供了保障，以免在电源电压大于等于参考电压时防止时钟信号的频率大于目标频率。

17、第三方面，本技术实施例还提供了一种soc芯片，包括：如上述第二方面实施例和/或结合第二方面实施例的任一种可能的实施方式提供的锁相环，以及时钟控制器；所述时钟控制器分别与所述锁相环中的分频器、数字控制振荡器连接，所述时钟控制器，被配置为接收所述数字控制振荡器发送的目标参数，并根据所述目标参数、所述输入时钟的频率和单位参数的频率变化量，调整所述分频器的分频比，以在所述电源电压大于等于所述参考电压时防止所述时钟信号的频率大于目标频率，其中，所述目标参数与在所述电源电压小于所述参考电压的期间所述时钟信号的频率变化量相关。

18、结合第三方面实施例的一种可能的实施方式，所述锁相环包括位于所述数字滤波器和所述数字控制振荡器之间的切换电路；所述soc芯片还包括：锁频控制器，分别与所述切换电路的控制端、另一个输入端、所述数字控制振荡器连接；所述锁频控制器，被配置为控制所述切换电路的另一个输入端与其输出端连通，依次增加输入所述数字控制振荡器的数字信号中指定值的数量，并确定在所述输入时钟的周期内所述数字控制振荡器输出的时钟信号的第一周期数；当所述第一周期数达到指定数值时，继续增加所述数字信号中指定值的数量；确定在所述输入时钟的周期内所述数字控制振荡器输出的时钟信号的第二周期数，根据所述第一周期数、所述第二周期数、所述输入时钟的频率和数字信号中指定值的增加量，确定所述单位参数的频率变化量。

19、在上述实施例中，通过上述的方式可以准确测量得到单位参数的频率变化量，如单位参数的频率变化量＝(第二周期数-第一周期数)*输入时钟的频率/数字信号中指定值的增加量。

20、第四方面，本技术实施例还提供了一种电子设备，包括：如上述第二方面实施例或结合第二方面实施例的一种可能的实施方式提供的soc芯片。

21、第五方面，本技术实施例还提供了一种芯片时钟信号的调整方法，包括：在检测到芯片的电源电压小于参考电压时，降低时钟信号的频率；获取在所述电源电压小于参考电压器间所述时钟信号的频率变化量，并在所述电源电压恢复时，根据所述时钟信号的频率变化量和输入时钟的频率，降低所述时钟信号的频率，以防止在所述电源电压恢复时所述时钟信号的频率大于目标频率。

22、在上述实施例中，当检测到芯片的电源电压小于参考电压时，降低时钟信号的频率，避免芯片时序违例，同时，通过获取在电源电压小于参考电压器间时钟信号的频率变化量，并在电源电压恢复时，根据时钟信号的频率变化量和输入时钟的频率，降低时钟信号的频率，以避免电源电压恢复时，出现频率过冲，即出现时钟信号的频率大于目标频率，而引起芯片时序违例，导致的芯片工作异常。

23、本技术的其他特征和优点将在随后的说明书阐述。本技术的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。

技术特征：

1.一种数字控制振荡器，其特征在于，包括：

2.根据权利要求1所述的数字控制振荡器，其特征在于，所述压降检测控制电路，包括：

3.根据权利要求2所述的数字控制振荡器，其特征在于，所述数字控制信号包括m位二进制信号，m为大于等于1的整数；所述控制电路包括：

4.根据权利要求1-3中任一项所述的数字控制振荡器，其特征在于，所述振荡电路，包括：

5.一种锁相环，其特征在于，包括：

6.根据权利要求5所述的锁相环，其特征在于，所述分频器、所述数字控制振荡器还用于与时钟控制器连接；

7.根据权利要求6所述的锁相环，其特征在于，所述锁相环还包括：

8.一种soc芯片，其特征在于，包括：

9.根据权利要求8所述的soc芯片，其特征在于，所述锁相环包括位于所述数字滤波器和所述数字控制振荡器之间的切换电路；所述soc芯片还包括：

10.一种电子设备，其特征在于，包括：如权利要求8或9所述的soc芯片。

11.一种芯片时钟信号的调整方法，其特征在于，包括：

技术总结
本申请涉及一种数字控制振荡器、锁相环、SOC芯片、电子设备及芯片时钟信号的调整方法，属于电子电路领域。该数字控制振荡器包括：振荡电路和压降检测控制电路；振荡电路被配置为将输入自身的数字信号转换为模拟信号，并产生频率与所述模拟信号正相关的时钟信号；压降检测控制电路与所述振荡电路连接，所述压降检测控制电路被配置为在检测到输入自身的电源电压小于参考电压时，控制所述振荡电路降低所述时钟信号的频率。通过对现有数字控制振荡器进行改进，新增压降检测控制电路，以便在检测到输入自身的电源电压小于参考电压时，控制振荡电路降低时钟信号的频率，从而改善电路的电源电压突降，如低于参考电压时引发的时序违例问题。

技术研发人员：王文根,薛金伟
受保护的技术使用者：海光信息技术股份有限公司
技术研发日：
技术公布日：2024/12/5