内嵌NPN的垂直型可控硅静电防护器件及其制作方法

本发明涉及静电防护领域，特别涉及一种内嵌npn的垂直型可控硅静电防护器件及其制作方法。

背景技术：

1、随着半导体工艺的制程不断进步，esd造成集成电路芯片以及电子产品失效的情况愈加严重了。同时，随着人们对车载芯片、电源管理类芯片和工业控制类芯片的需求不断增加，高压应用芯片技术也随之不断发展。对于终端产品或电子系统，静电放电是造成可靠性问题的最主要原因之一。这类高压集成电路往往工作在强干扰，大电流和大电压的环境下，对esd器件的鲁棒性要求较高。

2、esd设计窗口是工程师在进行esd防护设计时需要重点考虑的问题，其中包括触发电压vt1、触发电流it1、维持电压vh、维持电流ih、失效电压vt2、失效电流it2。其中，esd防护器件的失效电流it2是衡量esd防护器件鲁棒性强弱程度的重要参数之一，表示esd防护器件所能承受的最大电流，并且如果要对核心电路进行有效防护，在达到失效电流it2时，esd防护器件的钳位电压要小于被保护端口的最高耐压。人体模型hbm将人体的等效电阻等效为1.5kω，hbm防护等级普遍采用1.5k倍的it2等效。

3、esd失效的模式主要有电失效以及热失效。其中热失效指的是当esd脉冲来临的时候，在芯片局部产生了几安培至几十安培的电流，持续时间短但是会产生大量的热量使得局部的金属连线熔化或者会使得芯片产生热斑，从而导致了二次击穿。电失效指的是加在栅氧化层的电压形成的电场强度大于了介电强度，使得表面产生击穿或者是介质的击穿。因此，提高esd器件的失效电流十分重要。

4、传统单向可控硅器件与其他esd器件相比，可控硅器件的单位面积泄放效率最高，单位寄生电容小，被广泛应用于对esd器件鲁棒性要求较高的芯片。

5、传统单向可控硅静电防护器件的剖面图见图1，其等效电路图见图2。当esd脉冲加在传统单向可控硅阳极时，n阱与p阱形成反偏pn结。当脉冲电压高于该反向pn结的雪崩击穿电压时，器件的内部就会发生雪崩击穿并产生大量的雪崩电流，电流流经p阱和n阱，通过寄生阱电阻流向阴极。p阱的寄生电阻两端压降相当于三极管npn的基极与发射极之间的电压vbe，当vbe高于0.7v时，此三极管开启。此npn三极管开启后，为pnp三极管提供基极电流，促进pnp三极管开启，进而两寄生三极管形成正反馈机制，最终低阻scr路径完全开启并泄放esd电流。传统单向可控硅静电防护器件结构简单，在对esd器件鲁棒性要求更高的场合需要对传统单向可控硅静电防护器件进行结构优化以进一步提高器件的鲁棒性。

技术实现思路

1、为了解决上述技术问题，本发明提供一种内嵌npn的垂直型可控硅静电防护器件及其制作方法并应用于0～3.3v工作电压的芯片esd防护设计。

2、本发明解决上述问题的技术方案是：

3、第一方面，本发明实施例提供了一种内嵌npn的垂直型可控硅静电防护器件，包括：p型衬底；所述p型衬底中设有n型埋层；所述n型埋层上方为p型外延层、两个深高压n阱和深p阱；所述p型外延层包括第一p型外延层和第二p型外延层，所述第一p型外延层在所述深p阱左侧，所述第二p型外延层在所述深p阱右侧；所述深高压n阱包括第一深高压n阱和第二深高压n阱，所述第一深高压n阱在所述第一p型外延层左侧，所述第二深高压n阱在所述第二p型外延层右侧；所述第一深高压n阱上有所述第一n+注入；所述n型浅阱上有所述第一p+注入和第二n+注入；所述第二深高压n阱上有所述第三n+注入；

4、所述第一n+注入和第三n+注入上的两个电极连接在一起并作为器件的阴极，所述n型浅阱上的第一p+注入和第二n+注入上两个电极连接在一起作为器件的阳极。

5、优选地，有五个场氧隔离区；所述第一场氧隔离区在所述第一n+注入左侧，所述第二场氧隔离区在所述第一n+注入与所述第一p+注入之间，所述第三场氧隔离区在所述第一p+注入与所述第二n+注入之间，所述第四场氧隔离区在所述第二n+注入与所述第三n+注入之间，所述第五场氧隔离区在所述第三n+注入右侧。

6、优选地，所述第一场氧隔离区位于所述第一深高压n阱表面；所述第二场氧隔离区位于所述第一深高压n阱、第一p型外延层和n型浅阱表面；所述第三场氧隔离区在所述n型浅阱表面；所述第四场氧隔离区位于所述第二深高压n阱、第二p型外延层和n型浅阱表面；所述第五场氧隔离区在所述第二深高压n阱表面。

7、优选地，当esd脉冲到达器件的阳极，器件的阴极接低电位时，由n型浅阱与深p阱构成反向雪崩击穿面将会发生雪崩击穿，由第一n+注入、n型浅阱、深p阱、n型埋层和第一深高压n阱构成的垂直寄生三极管vnpn1以及由第一n+注入、n型浅阱、深p阱、n型埋层和第二深高压n阱构成的垂直寄生三极管vnpn2将会第一时间开启。由第一p+注入、n型浅阱和深p阱构成的纵向寄生三极管pnp会受到垂直寄生三极管vnpn1和垂直寄生三极管vnpn2的促进进而开启。当pnp、vnpn1和vnpn2开启并形成正反馈后，构成特有的垂直scr路径；当pnp和lnpn开启并形成正反馈后，构成横向scr路径。

8、优选地，第一p型外延层和第二p型外延层的宽度为尺寸s1，位于所述n型浅阱上的第一p+注入和第二n+注入的宽度为尺寸s2。尺寸s1增加时，能够改善器件的漏电。尺寸s2增加时，能够进一步增强器件的过esd电流能力。

9、第二方面，本发明实施例提供了一种内嵌npn的垂直型可控硅静电防护器件的制作方法，包括以下步骤：

10、步骤一：在p型衬底上生长一层p型外延层；

11、步骤二：在p型衬底上形成n型埋层；

12、步骤三：在n型埋层上方两侧生成第一深高压n阱和第二深高压n阱；

13、步骤四：在p衬底上还形成一个深p阱，并在上方形成n型浅阱；

14、步骤五：在第一深高压n阱上形成第一n+注入区，第二深高压n阱上生成第三n+注入区；在n型浅阱上生成第一p+注入区和第二n+注入区；

15、步骤六：在第一n+注入左侧形成第一场氧隔离区，在第一n+注入与所述第一p+注入之间形成第二场氧隔离区，在第一p+注入与所述第二n+注入之间形成第三场氧隔离区，在第二n+注入与所述第三n+注入之间形成第四场氧隔离区，在第三n+注入右侧形成第五场氧隔离区；

16、步骤七：对所有注入区进行退火处理，消除杂质在注入区进行的迁移；

17、步骤八：将第一n+注入与第三n+注入连接在一起并作为器件的阴极，将第一p+注与入第二n+注入连接在一起并作为器件的阳极。

18、优选地，所述在p型衬底中形成n型埋层之前，还包括：

19、在p型衬底上生长一层二氧化硅薄膜，之后淀积一层氮化硅；旋涂光刻胶层于晶圆上，加掩膜版对其进行曝光以及显影，形成隔离浅槽；将二氧化硅、氮化硅和隔离浅槽进行刻蚀，去除光刻胶层，淀积一层二氧化硅，然后进行化学机械抛光，直到氮化硅层为止，去除掉氮化硅层。

20、本发明的有益效果在于：

21、1、本发明n型浅阱与深p阱的雪崩击穿电压要远低于n型浅阱与p型外延层的雪崩击穿电压，该结构设计能够将可控硅器件的雪崩击穿面转移至垂直方向。使得器件在发生雪崩击穿之后，由第一n+注入、n型浅阱、深p阱、n型埋层和第一深高压n阱构成的垂直寄生三极管vnpn1以及由第一n+注入、n型浅阱、深p阱、n型埋层和第二深高压n阱构成的垂直寄生三极管vnpn2将会第一时间开启泄放电流，引导esd电流流入器件更深的内部区域，随后垂直寄生三极管会促进寄生pnp三极管开启，最终形成垂直的scr泄放路径。垂直的scr泄放路径使得电流远离器件表面的栅氧，器件发生热失效的风险减小，最终达到大幅提高可控硅器件失效电流的作用。

22、2、由第一n+注入、n型浅阱、第一p型外延层、第一深高压n阱和第一n+注入构成的横向寄生三极管lnpn会在垂直scr泄放通路开启后被触发，进而开启由寄生三极管pnp和横向寄生三极管lnpn组成的横向scr泄放路径辅助泄放esd电流。因此，本发明拥有一条主泄放通路即垂直scr路径和一条辅助泄放通路即横向scr路径，最终提高器件的失效电流。如表1数据所示，本发明实施例vnpn_scr器件在版图面积基本不变的情况下，失效电流大幅提高到传统scr器件的243％，大幅增加了器件的鲁棒性。

23、3、为了改善器件的漏电，引入n型埋层并调节第一p型外延层和第二p型外延层的宽度s1，引入n型埋层以后，由于n型埋层的浓度较高，对电子的吸引能力较强，促进纵向scr路径的开启，同时进一步包裹住器件；增加p型外延层的宽度s1，能够减小p型外延层两侧n型浅阱和第一深高压n阱或第二深高压n阱之间浓度扩散的影响，加强p型外延层的隔离能力，减小器件的漏电。如表1数据所示，本发明实施例vnpn_scr器件在尺寸s1由4μm增加到6μm，器件的漏电从100～150na减小到了5～8na，明显改善了器件的漏电。

技术特征：

1.一种内嵌npn的垂直型可控硅静电防护器件，其特征在于，包括：p型衬底；所述p型衬底中设有n型埋层；所述n型埋层上方为p型外延层、两个深高压n阱和深p阱；所述p型外延层包括第一p型外延层和第二p型外延层，所述第一p型外延层在所述深p阱左侧，所述第二p型外延层在所述深p阱右侧；所述深高压n阱包括第一深高压n阱和第二深高压n阱，所述第一深高压n阱在所述第一p型外延层左侧，所述第二深高压n阱在所述第二p型外延层右侧；所述第一深高压n阱上有所述第一n+注入；所述n型浅阱上有所述第一p+注入和第二n+注入；所述第二深高压n阱上有所述第三n+注入；

2.根据权利要求1所述的内嵌npn的垂直型可控硅静电防护器件，其特征在于，还包括：五个场氧隔离区；所述第一场氧隔离区在所述第一n+注入左侧，所述第二场氧隔离区在所述第一n+注入与所述第一p+注入之间，所述第三场氧隔离区在所述第一p+注入与所述第二n+注入之间，所述第四场氧隔离区在所述第二n+注入与所述第三n+注入之间，所述第五场氧隔离区在所述第三n+注入右侧。

3.根据权利要求2所述的内嵌npn的垂直型可控硅静电防护器件，其特征在于，所述第一场氧隔离区位于所述第一深高压n阱表面；所述第二场氧隔离区位于所述第一深高压n阱、第一p型外延层和n型浅阱表面；所述第三场氧隔离区在所述n型浅阱表面；所述第四场氧隔离区位于所述第二深高压n阱、第二p型外延层和n型浅阱表面；所述第五场氧隔离区在所述第二深高压n阱表面。

4.根据权利要求1所述的内嵌npn的垂直型可控硅静电防护器件，其特征在于，当esd脉冲到达器件的阳极，器件的阴极接低电位时，由n型浅阱与深p阱构成反向雪崩击穿面将会发生雪崩击穿，由第一n+注入、n型浅阱、深p阱、n型埋层和第一深高压n阱构成的垂直寄生三极管vnpn1以及由第一n+注入、n型浅阱、深p阱、n型埋层和第二深高压n阱构成的垂直寄生三极管vnpn2将会第一时间开启，由第一p+注入、n型浅阱和深p阱构成的纵向寄生三极管pnp会受到垂直寄生三极管vnpn1和垂直寄生三极管vnpn2的促进进而开启，当pnp、vnpn1和vnpn2开启并形成正反馈后，构成特有的垂直scr路径；当pnp和lnpn开启并形成正反馈后，构成横向scr路径。

5.根据权利要求1所述内嵌npn的垂直型可控硅静电防护器件，其特征在于，第一p型外延层和第二p型外延层的宽度为尺寸s1，位于所述n型浅阱上的第一p+注入和第二n+注入的宽度为尺寸s2。

6.一种内嵌npn的垂直型可控硅静电防护器件的制作方法，其特征在于，所述包括以下步骤：

7.根据权利要求6所述的内嵌npn的垂直型可控硅静电防护器件的制作方法，其特征在于，所述在p型衬底中形成n型埋层之前，还包括：

技术总结
本发明公开一种内嵌NPN的垂直型可控硅静电防护器件及其制作方法，包括P型衬底、N型埋层、P型外延层、和P型深阱；由于P型深阱和N阱浅阱的雪崩击穿电压更低，雪崩击穿面被转移至该纵向平面，通过该设计引导ESD电流通过垂直路径泄放；N型埋层上有P型外延层、P型深阱，深高压N阱和N型浅阱；两侧的深高压N阱上分别有两个注入区并接电极作为器件阴极；N型浅阱中两个注入的电极连在一起作为器件阳极；深高压N阱和N型浅阱之间分别有P型外延层用于隔离；该器件通过对可控硅结构的优化，使得器件具有垂直的电流泄放路径，引导ESD电流流入器件更深的N型埋层处；能够以极小的面积实现更高芯片ESD防护等级。

技术研发人员：汪洋,关文杰,杨红姣,邓志勤,余博
受保护的技术使用者：湘潭大学
技术研发日：
技术公布日：2024/12/5